当前位置:首页 >> 信息与通信 >>

pcb之设计规范(DFM要求)


DFX 讲义
DFX 是并行工程关键技术的重要组成部分, 其思想已贯穿企业开发过程的始终。 它涵盖的内容很多,涉及产品开发的各个阶段,如 DFA(Design for Assembly, 面向装配的设计) DFM 、 (Design for Manufacture, 面向制造的设计) DFT 、 (Design for Test,面向测试的设计) 、DFE(Design

for Electro-Magnetic Interference, 面向 EMI 的设计) 、DFC(Design for Cost,面向成本的设计) 、DFc(Design for Component,面向零件的设计) 等。目前应用较多的是机械领域的 DFA 和 DFM, 使机械产品在设计的早期阶段就解决了可装配性和可制造性问题, 为企业带来了显著 效益。 DFA 指在产品设计早期阶段考虑并解决装配过程中可能存在的问题, 以确保零件 快速、高效、低成本地进行装配。DFA 是一种针对装配环节的统筹兼顾的设计思想和 方法,就是在产品设计过程中利用各种技术手段如分析、评价、规划、仿真等充分考 虑产品的装配环节以及与其相关的各种因素的影响, 在满足产品性能与功能的条件下 改进产品的装配结构,使设计出的产品是可以装配的,并尽可能降低装配成本和产品 总成本。 DFT 是指在产品开发的早期阶段考虑测试的有关需求, Layout 设计时就根据规 在 则做好测试方案,以保证测试的顺利进行,从而减少改版次数,减少设计成本。 DFM 则指在产品设计的早期阶段考虑所有与制造有关的约束,指导设计师进行同 一零件的不同材料和工艺的选择, 对不同制造方案进行制造时间和成本的快速定量估 计,全面比较与评价各种设计与工艺方案,设计小组根据这些定量的反馈信息,在早 期设计阶段就能够及时改进设计,确定一种最满意的设计和工艺方案。 从以上的定义可以知道 DFM 涵盖 DFA 和 DFT 的内容, 以下是 DFM rule ,其中 包含 DFA,DFT 规则。

1.0 FIDUCIAL MARK(基准点或称光学定位点 基准点或称光学定位点) 基准点或称光学定位点
为了 SMT 机器自动放置零件之基准设定,因此必须在板子四周加上 FIDUCIAL MARK 1.1 FIDUCIAL MARK 之形状,尺寸及 SOLDER MASK 大小 1.1.1 FIDUCIAL MARK 放在对角边

φ1mm 为喷锡面 φ3mm 为 NO MASK φ3mm 之内不得有线路及文字 3.1.2φ1mm 的喷锡面需注意平整度 1.2 FIDUCIAL MARK 之位置,必须与 SMT 零件同一平面(Component Side),如为双面板, 则双面亦需作 FIDUCIAL MARK 1.3 FIDUCIAL 放在 PCB 四角落,边缘距板边至少 5mm

1.4 1.5

板边的 FIDUCIAL MARK 需有 3 个以上,若无法做三个 FIDUCIAL MARK 时,则最 少需做两个对角的 FIDUCIAL MARK 所有的 SMT 零件必须尽可能的包含在板边 FIDUCIAL MARK 所形成的范围内

1.6

PITCH 20 mil(含)以下之零件(QFP)及 BGA 对角处需加 FIDUCIAL MARK, 25mil 之 QFP 不强制加 FIDUCIAL MARK.但若最接近 PCB 四对角处之 QFP PITCH 为 25mil(非 20mil 以下)该零件亦需加 FIDUCIAL MARK.

2.0 SOLDER MASK (防焊漆 防焊漆) 防焊漆
2.1 任何 SMD PAD 之 Solder Mask,由 pad 外缘算起 3mil +- 1mil 作 SOLDER MASK.

2.2 除了 PAD 与 TRACE 之相接触任何地方之 Solder Mask 不得使 TRACE 露出 2.3 SMD PAD 与 PAD 间作 MASK 之问题: 因考虑 SMD PAD 与 PAD 间的密度问题, 除 SMD(QFP Fine pitch)196 PIN &208 PIN 不强制要求作 MASK,其余均要求作 MASK

2.4 SMD QFP,PLCC 或 PGA 等四边皆有 PAD(四边有 PIN) 之方形零件底下所有 VIA HOLE 均必须作 SOLDER MASK,及该零件底下之 VIA HOLE 均盖上防焊漆 2.5 测试点之防焊 2.5.1 仍以 Component Side 测试点全部防焊但不盖满,且 Solder Side 不被 Solder Mask 盖到,为最佳状况 2.5.2 为防止 Component Side 被盖满,或 Solder Side 被 Solder Mask 盖到,故以 DIA VIA PLATED 外加 2mil 露锡为可接受范围(如下图)

2mil

2.6 2.7

其它非测试点之 VIA Hole, Component Side 仍以不露锡为可接受范围 VIA HOLE 与 SMD PAD 相邻时,必须 100% Tenting 防焊漆

3.0 SILK SCREEN (文字面 文字面) 文字面
3.1 3.2 文字面与 VIA HOLE 不可重叠避免文字残缺 文字面的标示每个 Component 必须标示清楚以目视可见清晰为主 3.2.1 每种字皆得完整 3.2.2 通电极性与其它记号都清楚呈现

3.2.3 字码中空区不可被沾涂(如:0,6,8,9,A,B,D,O,P,Q,R 等)若已被沾涂,以尚可辨认 而不致与其它字码混淆者 3.3 各零件之图形应尽量符合该零件的外形 无脚零件(R,C,CB,L)于 PAD 间之文字面须加上油墨划,视需求自行决定图形

3.4 有方向性之零件应清楚标示脚号或极性 3.4.1 3.4.2 3.4.3 3.4.4 IC 四脚位必须标示各脚位,及第 1 PIN 方向性 CONNECTOR 应标示四周前后之脚号 Jumper 应标示第 1 PIN 及方向性 BGA 应标示第 1 PIN 及各角之数组脚号

3.5 文字距板边最小 10mil 3.6 人工贴图时,文字,符号,图形不可碰到 PAD(包括 VIA HOLE PAD 非不得已,以尚可 3.7 3.8 辨认而不致与其它字码混淆者) CAD 作业时, 文字,符号,图形不可碰到 PAD,FIDUCIAL MARK,而 VIA HOLE PAD 则尽量不去碰到 由上而下,由左而右顺序,编列各零件号码

4.0 TOOLING HOLE (定位孔 定位孔) 定位孔
4.1 为配合自动插件设备,板子必须作 TOOLING HOLE(φ4mm+-) TOOLING HOLE 中心距板边为 5mm(NON-PTH 孔),须平行对称,至少两个孔,如遇板边 (V-CUT)须

有第三孔,且两孔间间距误差于+-20mil(0.5mm)以内

the third hole

5mm Tolerance<20mil

4.2 如板子上零件太多,无法做三个 TOOLING HOLE 时,则于最长边作两个 TOOLING HOLE 或可作于 V-CUT 上

5.0 PLACEMENT NOTES (零件布置 零件布置) 零件布置
5.1 DIP 所有零件方向(极性)应朝两方向,而相同包装类形之零件方向请保持一致 5.2 DIP 零件周围 LAYOUT SMD 零件时应预留>1mm 的空间,以不致妨碍人工插拔动 作 5.3 SMD 零件距板边至少 5mm,若不足时须增加 V-CUT 至 5mm;M/I DIP 零件由实体 零件外缘算起各板边至少留 3mm
3mm 5mm

5.4 DIP 零件之限制: 5.4.1 排阻尽可能不要 LAYOUT 于排针之间 5.4.2 MINI-Jumper 的数量尽量减少;且 MINI-Jumper 与 Slot, Heat-Sink 至少两公 分

5.4.3 尽量勿于 BIOS SOCKET 底下 LAYOUT 其它零件 5.4.4 M/I DIP 零件周围 LAYOUT SMD 零件时,应预留 1mm 空间,以防有卡位情形 5.4.5 M/I DIP 零件之方向极性须为同方向,最多两种方向 5.4.6 M/I DIP 零件 PIN 必须超出 PCB 面 1.2~1.6mm

1.2~1.6mm

5.5 VIA HOLE 不可 LAYOUT 于 SMD PAD 上,须距 PAD≧10mil 以免造成露锡

≥10mil

POOR Practice

5.6 SMD 零件分布 Fine-pitch 208 pin QFP 或较大之 QFP, PLCC, SMD SOCKET 等零件,在 LAYOUT 时 应尽量避免皆集中于某个区域,必须分散平均布置;尤以在 2 颗 Fine-pitch 208 pin QFP 之间放置较小之 CHIPS(R,C,L……),应尽量避免过于集中 5.7 双面板布置限制 SMD 形式之 CONNECTOR 应尽量与 Fine-pitch, QFP,PLCC 零件同一面 5.8 请预留 BAR CODE 位置于 PCB 之正面 5.9 零件放在两个连接器之间,零件长边要和连接器长边平行排放,零件和连接器的间 距至少要有零件高度的一倍 5.10 SMD 零件须与 mounting hole 中心距离 500 mil. 5.11 周为DIP零件的地方背面不能放SMD零件。 5.12 要预防卡件: 5.12.1 PCI,AGP,ISA两端不能摆放高零件。

5.12.2 DIMM的耳朵, HEATSINK周围应避免摆放高零件。 5.12.3 I/O下方距板边,不能放高零件。

6.0 PLACEMENT NOTES FOR BGA (BGA 布置注意事项 布置注意事项)
6.1 BGA PADS 及 Solder Mask 尺寸大小 BGA PAD(Dia pad)为直径φ20mil,外围 Solder Mask(Dia Solder Mask)φ24 mil,两者 从 Dia Pad 外缘至 Dia Solder Mask 内缘相差 2mil;如遇到 Trace 则以不露出 Trace 为 主

6.2 BGA 底部之 DIA VIA HOLE≦16mil,DIA PAD≦28mil 且 BGA 底部及旁边 10mm 内之 VIA HOLE 双面均须塞孔 6.2.1 BGA 文字面周围 10mm 范围内区域之 VIA HOLE 均须作零件面 (COMPONENT SIDE)及焊锡面(SOLDER SIDE)100% Tenting(测试孔除外), 且第一次塞孔方向必须从零件面塞孔 6.2.2 VIA HOLE 以不穿透及零件面;VIA HOLE 及 TRACE 表面量测不导电为原则 6.2.3 PAD 间之 VIA HOLE 请往内部或外部空旷处移 6.3 BGA 零件须拉测试点,以利维修人员 DEBUG 及辨识是否为 BGA 之问题 6.4 BGA 预留空间 LAYOUT 8.4.2 BGA SIZE 27 X 27mm 周围 10mm 范围区域内不可有 DIP 零件, BGA SIZE 大 于 27 X 27mm 以上者,原则以 80 X 80mm 范围区域内不可有 DIP 零件. 6.5 BGA PAD 中间共同接地(GND)部分,以”#”字形或网状的 Layout,非不得已不可 Layout 成一铜面,再用以 Mask 方式

6.6 若 FIDUCIAL MARK 无法于 BGA 文字面两侧对角线处,可将 FIDUCIAL MARK 移出,但必须对角及等距的移出 6.7 BGA pad 到测试点 Trace 长至少 50mils.

测试点) 7.0 TEST POINT(测试点 测试点

7.1 测试点外缘与 DIP 孔之间距至少大于 0.6 mm。

0.6mm
7.2. 定位孔(TOOLING HOLE) 至测试点之误差±2mil (0.05mm) 以内﹐而测试点钻 孔误差 +3 mil ,-0.00 mil (+0.08 mm,-0.00mm ) 之间。

Test P ad> φ38mil( 0.96mm)

Tolera nce<2mil

7.3. 测试点一般为圆形或方形,可分为零件面测点和非零件面测点。 7.3.1 非零件面测点,直径为 25MILS。 7.3.2 零件面测点,直径为 35~40MILS。 7.4. 定位孔环状外围及板边 3.2mm 范围内不可有测试点。 7.5 于测试点环状外围 18 mil (0.46mm) 不可有零件或其它障碍物。 7.6 两测试点间距由中心算起至少在 100 mil (2.54mm) 以上不可小于等于 75 mil(1.9 mm), 若不能 LAYOUT 时﹐改用 SMD PAD 方式﹐加上测试点。

≥ X≧75mil X?100mil Recommended

3.2mm

3.2mm

7.7 布置注意事项 7.7.1. 每一个节点 (Node) 均需有一测试点, 节点应包括 NC PIN, 且每一电源测 试点应在 3 点以上。 7.7.2 金手指的 PAD 不可用来当成测试点。 7.7.3 DIP 之组件接脚可当为测试点使用。 7.7.4 将测试点平均分布于 PCB 上。

via hol d test pa d

8.0 ROUTING NOTES (布线注意事项 布线注意事项) 布线注意事项

8.1 SMD 相邻的 PIN 若有联机关系,则须将线拉出联机,不可互接在 PIN 内侧连接,以免 在生产时 SHORT 或 LESS SOLDER. 8.2 SMD PAD 与贯穿孔至少间隔 10mil(由贯穿孔中心算起),测试点离 SMD PAD 由外 边算起至少须达 30mil 之安全距离 8.3 GND 大铜面 LAYOUT 之限制: 8.3.1 不可将 SMD PAD 直接 LAYOUT 于大铜面上,非不得已,必须将 PAD 分开或 为网状 8.3.2 排阻之 PAD 同 15.3.1 说明,但必须将 PAD 用 SOLDER MASK 分开 8.4 TRACE to CONTACT ST

POOR

8.5 晶振下面不可有 trace. 8.6 PCB 板边 25mil 内部可走线。 8.7 NPTH 孔的 Route Keep Out 为 drill size 加大 15~20mils. 8.8 走线不可出现锐角。

9.0 零件 SPACING (间距 间距) 间距
定义: 小 SMT 零件:0402,0603,0805,1206 大 SMT 零件: Dpack , SOIC,SOP, SSOP, SOT23

SPACE SMD 小 SMD 大 DIP

SMD 小 SMD 大 20mil 25mil 20mil 25mil 30mil 30mil

DIP 20mil 0mil

BGA 40mil 150mil

30mil 100mil

9.1 小SMT 零件与小SMT 零件body到body间距至少20mils.

9.2 小SMT 零件与小SMT 零件pad到pad间距至少20mils. (如附圖)

9.3 小SMT 零件与小SMT 零件pad到body间距至少20mils. (如附圖)

9.4 小SMT 零件 pad 到 THM 零件 body间距至少20mils. (如附圖)

9.5 大SMT零件与大SMT零件body/pad 到body/pad间距至少40mils.(如附圖) .

9.6 大SMT零件body/pad到 THM 零件 body 间距至少40mils 。(如附圖)

9.7 大SMT零件body/pad 到小SMT 零件body/pad间距至少25mils.(如附圖)

9.8 For Fine Pitch components, spacing rules dictate around 0.050” depending on which components and which orientation (it can range from 0.040” for passives to 0.060” for PLCCs).

9.9 dip 零件body到dip零件body间距至少20mils. (如附圖)

9.10 小SMT零间距离BGA零件40MILS 大SMT零件距离BGA零件100MILS DIP零件距离BGA零件150MILS.


相关文章:
DFM设计规范培训
DFM 主要内容 电子产品设计数据与历史数据获取 电子元器件工艺性评估与选择规范 印制电路板(PCB)工艺性设计规范 电子产品制造工艺流程设计 电子产品制造装备工艺制程...
PCB工艺设计规范
28 第 3 页共 28 页 内部公开 1 目的本规范规定PCB 的相关工艺设计要求,是 CAD 设计兼顾 DFM/DFR 工艺要求的保证。 2 范围 本规范规定PCB的相关工艺...
印制电路板DFM设计技术要求
印制电路板DFM设计技术要求_电子/电路_工程科技_专业资料。印制电路板DFM设计技术要求深圳市博敏电子有限公司 PCB 制程能力及设计规范建议 PCB 设计规范建议本文所...
SMT工艺对PCB设计的要求
PCB Layout 设计在 SMT 工艺设计时的一 些基本要求,给大家在日常手机 DFM ...指用自动贴装设备将表面组装 元件/器件贴装到 PCB 表面规定位置的一种电子装...
PCB工艺设计规范标准
PCB工艺设计规范标准_电子/电路_工程科技_专业资料。某大公司的规范要求,PCB量产...表面处理方式,丝印设计等多方 面,从 DFM 角度定义了 PCB 的相关工艺设计参数...
印制电路板DFM通用技术要求
印制电路板DFM通用技术要求_电子/电路_工程科技_专业资料。印制电路板 DFM 通用...一般要求 1.1 本标准作为 PCB 设计的通用要求,规范 PCB 设计和制造,实现 CAD...
pcb材料,阻抗控制以及叠层的DFM设 计
pcb之设计规范(DFM要求) 14页 2财富值 DFM软件在PCB设计中的应用 3页 5财富...叠层设计: 叠层设计:叠层要对称: 叠层要对称:对称的层的铜含量要对称为了将...
研发工艺设计规范(Pcb设计)
表面处理方式,丝 印设计等多方面,从 DFM 角度定义了 PCB 的相关工艺设计参数...电子产品组装工艺标准 印制板的验收条件 印刷板设计,制造与组装术语与定义 ...
PCB CAD设计规范
PCB CAD设计规范_电子/电路_工程科技_专业资料。PCB CAD DFM设计规范 ...0.4pitch BGA 制造要求: BGA 焊盘上的盲孔大小0.1mm+- 0.0125, 即+- 12...
PCB研发工艺设计规范
规范适用于研发工艺设计 1.2 简介 本规范PCB 外形,材料叠层,基准点,器件布局,走线,孔,阻焊,表面处理方式,丝印设计等多方 面,从 DFM 角度定义了 PCB ...
更多相关标签: