当前位置:首页 >> 信息与通信 >>

CCM+BOOST+PFC电路设计浅析


CCM BOOST PFC 电路设计浅析 http://www.21dianyuan.com/bbs/21585.html
——Xia Jun 2010-8-5 抛砖引玉,本文仅以最常用的 PFC 拓扑来探讨电源设计的合理方法,让电源设计尽可 能变得透明,科学和合理,最大限度的提高产品开发效率,降低系统设计风险。当然由于本 人水平有限, 思考和总结的东西不见得就一定正确

, 更多的是从工程的角度激发一下大家的 思维,用工程的方法去设计产品,好过用经验的方法设计产品。 很多工程师在产品设计当中都有很多的困惑, 电路拓扑我都有所了解, 但是如何能够根 据客户的需求设计出好的产品?大多数时候我们都是在抄袭和模仿,或者根据 IC 厂家的典 型设计进行简单的更改,我们会设计简单的变压器,电感,会根据经验选择电阻,电容,二 极管,MOSFET 等器件,我们知其然(因为别人就是这么做的) ,但不知其所以然(因为缺 少科学的工程方法) 。别人的方案不一定适合我们的产品,别人的经验也不一定正确,如果 我们不能用工程的方法加以归纳,总结和提炼,那么永远只能跟在别人的后面,差距越来越 大。 首先,我们要考虑的是,客户的需求是什么? 产品的功率等级?输入范围?输出范围?要满足哪些标准?体积?成本(价格)?效 率?开发周期? 以小功率等级而论(200W 以下) ,DCM BOOST PFC 电路显然更为合适,可以较好的 兼顾到指标,体积和成本,MOSFET 零电流开通,无需任何辅助电路即可实现软开通,二 极管零电流关断,用普通的 Ultra-fastrecovery 二极管即可基本消除反向恢复问题,由于每一 个开关周期中,电感电流都会从零开始,再归于零,没有直流偏置问题,可以用铁氧体磁芯 代替昂贵的铁硅铝等粉芯类磁环,降低成本,缩小体积,提高效率,同时 IC 厂家的解决方 案丰富,开发周期短。 如果到了中小功率等级(200W~400W) ,BCM BOOST PFC 电路则更为合适,临界导通 模式, 既有 DCM 的优点, 又可以克服其一些缺点, 同时由于是变频控制, EMI 的频谱很宽, 单个频率点的能量幅值就小得多(在定频控制中,所有的能量都集中在开关频率的基波,二 次谐波,三次谐波等谐波频率点上,所以幅值很大) ,电磁兼容性设计会更容易解决。 对于中大功率等级(400W~1000W) ,interleaved BCM BOOST PFC 电路则是一个较好 的选择,对于 400W 以上的应用而言,单路 BCM/DCM BOOST PFC 电路的峰值电流太大, MOSFET 的关断损耗会随之增加,电感的最大磁通密度也会增加,在饱和磁通密度和电感 损耗之间很难找到折中的平衡, 同时由于峰值电流的增大, 滤波器的优化设计渐渐变得困难。 所以采用两路 BCM BOOST PFC 交错并联更合适一些,两路纹波对消,输入的总纹波电流 大大减小, 从而又起到了简化滤波器设计的效果。 同时由于每一路电路的功率只有总功率的 一半, 器件选型和优化设计都较容易实现。 实际上, 虽然 IC 厂家和一些专家宣称 interleaved BCM BOOST PFC 电路最大只能应该用到 1000W 的功率等级,但是经过精心的设计,最大 可拓展到 2000W 的功率等级,单级效率可以达到 98.4%,而成本却低于 CCM BOOST PFC 电路,此处不再就该问题展开论述,有暇时将另外撰文专门论述 interleaved BCM BOOST PFC 电路应用在 2000W 功率等级的案例。 对于 1kW 功率等级以上的应用,大家习惯于选择 CCM BOOST PFC 电路,电路结构简 单,研究论文众多,控制策略成熟,解决方案也多,所以在大功率场合得到了广泛应用。此 处不再一一赘述。在 CCM BOOST PFC 电路的基础上衍生出很多的软开关电路,用以提升 效率,但需要指出的是,这些软开关电路都增加了电路的复杂性,使得控制策略变得复杂, 降低了产品的可靠性,而实际的效率提升并不明显,所以并不是合适的选择。通过对 CCM BOOST PFC 电路的优化设计,效率可以提升 97%以上,并不需要画蛇添足的增加软开关电

路。 在 3kW 功率等级以上的应用中,有两种方案可供选择,一种是三相 PFC 电路,三相相 位差 120°,对于 6kW 以上功率等级尤为适合,每一相的功率只有总功率的三分之一,优 化设计并不难,但缺点是三相的控制策略非常复杂,目前还没有专门的 IC 解决方案,需要 通过 DSP 软件控制来实现, 技术实力一般的公司难以做到。 另外一种方案是 interleaved CCM BOOST PFC 电路,交错并联总是能把复杂的问题简单化,当然交错并联不是两个电路的简 单并联,而是存在相位差的并联,目的是最大程度的对消两路电路的纹波,简化 EMC 滤波 电路的设计。Interleaved BCM BOOST PFC 电路已有成熟的 IC 解决方案,就设计难度来说 要小于三相 PFC 电路。 另外一个值得关注的 PFC 电路是 bridgeless PFC,所谓的 bridgeless PFC 就是在任何时 刻,整流桥只有一个 diode 导通,整流桥的损耗只有其他其他 PFC 电路的一半,对于整机效 率来说,大约可以提升 0.5%的效率。但无桥 PFC 也有缺点,那就是其每一路电路在正负半 波中交替导通,每一路都要承担所有的功率。以 3kW 的 PFC 电路设计而论,如果采用无桥 PFC 电路,那么两个支路的设计都要按照 3kW 来进行,关键器件数量都要乘 2,所占用的 空间体积也是两倍。所以 bridgeless PFC 的优化设计是个难题,很难在性能和成本之间达到 一个折中,而且控制策略也较为复杂,还有很多的专利需要避开,对于技术实力一般的公司 或工程师而言,选择这个方案将面临巨大的挑战。 以上是针对方案层面的一些个人感想,是四年多以来的一些设计总结,限于篇幅,难以 展开很详细的论述。下面将针对某个特定的案例来探讨一下 PFC 电路的工程设计方法。这 才是我主要想阐述的东西。 首先确定输入和输出的规格:

输入电压范围 176V~264V,要求在此电压范围内,PFC 电路可以输出 3300W 的功率,PFC 级的效率要求>97%。 根据此要求,确定 PFC 电路设计的边界输入条件,当输入电压为低限 176V 时,交流输入电 流最大,而 bridge-rectifier,MOSFET,inductor,diode,capictor 的损耗都跟输入电流成比 例,因此 PFC 电路设计的边界条件即为交流输入电压的低限 176V,计算此时的交流输入电 流最大有效值为 19.33A,此时的交流电压瞬时值(正向半波)和占空比变化情况如下图所 示:

有一点在设计之初就需要确定的,那就是开关频率。开关频率的选择至关重要,因为它与产 品设计的许多方面都相互关联。我们知道,开关频率越高,那么磁性器件的体积就可以做得 越小,对于提高功率密度,缩小产品体积是很有帮助的。但是开关频率的提高也意味着 MOSFET 开关损耗的增加,二极管的反向恢复损耗增加。对于 EMC 而言,开关频率的基波 能量幅值最大,从低次到高次递减,而 EMC 传导测试的起始频率是 150kHz,要降低电磁 兼容性设计的难度, 那么最好的办法就是开关频率的基波不要进入传导测试的频率范围 (这 里我引用了有偏颇的常识性观点,实际上有论文论述过,当开关频率大于 400kHz 以后,滤 波器的设计反而会变得简单, 但问题是很少有公司能把大功率的 PFC 电路做到 400kHz 以上 的开关频率,所以从工程的角度考虑,仍然选择容易实现的方案) 。 基于以上的观点,PFC 电路常用的开关频率通常有 45kHz,65kHz,100kHz,133kHz 等。 选择 45kHz 的开关频率,三次谐波为 135kHz,仍然小于 EMC 传导测试的低限频率,而 4 次和 5 次谐波的能量幅值已经很小了,所以 EMC 电路设计就变得简单了。缺点同样明显, 一个大大的 PFC 电感, 需要选用抗直流偏置能力强的 FeSi 材料的磁环, 需要绕制很多匝数, 电感体积大,损耗大,成为效率提升的瓶颈。65kHz 的开关频率对 EMC 设计同样有好处, 频率有所提升,电感体积有所减小,体积和效率都有所改善。100kHz 是一个折中频率,可 以在电感体积,开关损耗之间达到一个平衡,因为开关频率的提高,PFC 电感的体积大大缩 小,同时可以选用 nFeSiAl,FeNiMo,FeNi,FeSiB 等合金的磁环,效率可以进一步提升, 但开关损耗和二极管反向恢复损耗的增加会一定程度上抵消电感效率的提升。而 133kHz 的 开关频率则是一个比较激进的频率,可以达到最小的磁芯体积,最小的电感损耗,但随着开 关频率的增加,开关损耗也变得越来越突出,EMC 滤波器的优化设计也需要着重考虑。 在本案例中,为了达到最小的体积,尽可能的提高功率密度,选择 133kHz 的开关频率。 电感量计算:

电感设计需要首先明确电感电流纹波系数, Sanjaya Maniktala 的 在 《Switching Power Supplies A to Z》一书中,论述了电流纹波系数的取值范围,以 0.4 为最佳,此处遵循其思路,同时 考虑 EMC 滤波器的设计,选择电流纹波系数最大值为 0.4。 当交流输入电流达到峰值时,电感纹波电流达到最大值,计算此时的电感量为 92uH。此即 为 PFC 电感的下限值。 磁芯的选择: 由于开关频率较高,对于磁粉芯而言,磁通密度摆幅不宜超过 0.1T,否则磁芯损耗很大(磁 芯损耗将在后面计算) ,为了兼顾效率,此处选择平均磁通密度变化值为 0.1T,因为磁通密 度的摆幅随着交流输入电压瞬时值的变化而变化,所以此处取平均值来计算。 由法拉第电磁感应定律得磁通密度的瞬时值为:

半工频周期内的平均值为:

我们需要确定的是 N 的值(绕组匝数)和 Ae 的值(磁芯截面积) 。设定:

则有:

即 N*Ae=62cm2。 假定线圈的电流密度取值为 10A/mm2(在强迫风冷的情况下,电流密度可以取得大一些,

最大可以到 12~15A/mm2,在自然冷却的情况下,电流密度应该取值在 6A/mm2 以下) 。

经计算,可以采用直径 1.9mm 的漆包线绕制电感(也可以采用 1.5mm 或 1.7mm 的漆包 线,取决于产品的热设计和效率要求) ,导线截面积为 2.835mm2,电流密度为 6.8A/mm2。

假定窗口充填系数为 0.4, 线圈不会填满磁环的整个窗口面积, 以利于磁芯和线包散热。 根据选定的充填系数和导线截面积,可以计算出 AP 值,这就是经典的 AP 值选型方法。 计算所得 AP=4.318cm4,查找韩国 Amosense 磁芯手册,可知,APH40P60 磁环比较合 适,40 指的是磁环的外径为 40mm,60 指的是磁环的相对磁导率为 60,根据磁环手册可查 得:Aw=4.27cm2,Ae=1.072cm2,则 AP= 4.577cm4。 但是可能选用直径 40mm 的磁环,空间的利用效率不高,或受制于其他因素(比如电 源产品的高度或宽度受限等等) ,那么可以选用 2 个或多个磁环并联的方式来绕制电感。 假如确定使用两个磁环并联, 那么查找磁芯手册, APH36P60 则比较合适, Aw=3.64cm2, Ae=0.678cm2,则 AP= 2*Ae*Aw=4.936cm4。 可能有人会问为什么选用 Amosense 的磁环?为什么不用 magnetics, arnold, 或国产 csc 的东磁?其实不是有偏见,每个厂家都有自己的特点,或价格,或性能,或供货周期,根据 自己的需要选择而已。Amonsense 的 APH 磁环,性能比其他厂家的 sendust(即 FeSiAl)磁 环性能要好一些,饱和磁通密度 1.5T,抗直流偏置能力强(100Oe 场强下,磁导率仍然有 60%) ,而且损耗相对较小。所以此处选择 APH 磁环,当然价格也要稍微贵一些。 分别以一个 APH40P60 和两个 APH36P60 来计算磁芯损耗。 首先计算两个 APH36P60 磁芯并联的情况:

根据磁环的 Ae 值,我们可以计算出所需要的线圈匝数 N,此处我们选择整数匝数 45。

根据匝数 N 和窗口面积 Aw,计算窗口充填系数为 0.351,窗口仍然留有一定的空间未绕线。 根据匝数 N 和磁芯截面积 2*Ae,计算出磁通密度摆幅的平均值为 0.1T。

根据平均磁通密度摆幅 Bavg 和开关频率 fs,可计算出磁芯的单位体积损耗 PL,PL 的计算 公式来自于 Amosense 公司的磁环手册,不同材料的磁环,其 PL 的计算公式是不一样的, 具体的要参考不同厂家给出的数据。 计算出单位体积损耗以后,根据磁环的体积 2*Ve,可计算出磁环的铁损为 10.74W。 如果采用单个 APH40P60 磁环,则磁芯损耗结果计算如下:

计算结果显示,采用单个 APH40P60 磁环,磁芯损耗为 9.27W。 由于我们更着重于空间的利用率,所以最终选择两个 APH36P60 磁环并联的方案,以下计 算线圈绕组的铜损。

在 60 摄氏度下,铜的电阻率大概是 2*10-6 *cm,估算两个磁环并联时线圈的平均匝长约为 50mm,则根据匝数 N 和导线截面积 Swire,计算出线圈的直流电阻为 0.016 ,从而计算出 工频交流铜损为 5.93W。此处忽略了高频交流铜损(由开关频率的纹波电流引起)的计算, 与工频交流铜损相比,其值较小,所以此处简化计算。有兴趣的可以自己计算一下。

PFC 电感的总损耗为 16.67W。

计算无直流偏置下的电感量为 230uH。最大直流偏置下的场强为 172 奥特斯。查下表可得, 当直流偏置场强为 172Oe 时,相对磁导率会衰减为额定值的 40%。

则计算出最大直流偏置下的电感量为:

即在大约 20A*1.414 的直流偏置下,电感量衰减为 92uH(我们前面计算的最小电感量是多 少?) 。计算此时的最大磁通密度为 0.413T,远远小于饱和磁通密度(Bs 为 1.5T) 。

纹波电流最大值为 7.67A,此时的纹波系数为 0.397。满足我们设定的最大纹波系数 0.4。 至此,一个较为完美的 PFC 电感设计完了,设定的边界值居然与我们的最终设计完全吻合, 是巧合吗?不是, 是严格按照工程方法的一步一步推算得出的。 电感的损耗也只有 17W, PFC

这对于我们的整机效率来说是至关重要的,因为电感损耗向来在 PFC 总损耗中占有相当大 的比重。 还有一个问题,我们为什么选择相对磁导率为 60 的磁环?为什么不选择相对磁导率 26,75 或 90 的磁环? 从上面那张磁导率衰减的图上可以看出端倪, 因为在交流输入电流达到峰值时, PFC 电感承 受很大的直流偏置, 此时的磁导率衰减很多, 如果选择 75 或 90 的磁环, 那么在峰值电流时, PFC 电感的电感量将小于 92uH,纹波电流大大增大,PFC 级产生的差模干扰很大,EMC 滤 波器的设计变得困难,可能会导致工程师花费大量的精力和时间去解决 EMC 问题。如果选 择相对磁导率 26 的磁环,磁环的损耗又会增加很多,如下所示:

根据 Amosense 给定的相对磁导率 26 磁环的计算公式,重新计算磁芯损耗居然达到 19.5W, 比采用 60 磁环高出 9W,对于提高效率和优化热设计都是不利的。 所以选择了相对磁导率 60 的磁环来做本案例的 PFC 电感磁芯, 这是一个综合考虑并权衡的 结果。对于其他的案例而言,也许 90 的磁环或 26 的磁环更合适,这完全取决于产品设计的 技术需求。 结束了最关键的 PFC 电感的设计,接下来要进行半导体器件的选型了。首先是 MOSFET 的 选型。

MOSFET 的选型,首先考虑电压和电流,设定 PFC 输出电压是 400V,那么 MOSFET 的耐 压值必须高于 400V,考虑到开通时寄生电感和电容振铃引起的尖峰电压,MOSEFT 的 Vds 电压可能高达 450~500V,通常我们选择 0.8 的降额,以确保器件的使用一定在可承受的安 全电压范围之内,假如 Vds 电压尖峰为 450V,那么需要的耐压值为 450V/0.8=562V。可选 择的 MOSFET 的耐压值一般为 600V,或 650V。 MOSFET 的 电 流 值 也 要 留 有 足 够 的 裕 量 , 在 本 案 例 中 , 电 感 电 流 峰 值 约 为 19.33A*1.414*(1+0.2)=32.3A,电感电流的有效值电流为 19.33A。 在本案例中选择用两只 infineon 公司的 SPW20N60C3 并联,两只管子可以承受最大 40A 的 平均电流,足以承载电感峰值电流和有效值电流。 当然,你也可以选用其他公司的 MOSFET,比如 ST 或 IR(应该卖给 Vishay 了)的,每个 厂家相同型号的产品,性能都比较接近。 下面开始计算 MOSFET 的损耗。

首先是计算 MOSFET 电流的瞬时值,根据瞬时值的公式,计算有效值,MOSFET 电流有效 值的最大值为 13.28A。根据有效值,可以计算 MOSFET 导通损耗,查下图确定 MOSFET 的导通阻抗。

假定正常工作时,MOSFET 的结温大概在 60 摄氏度,那么对应的 RDS(on)约为 0.22 。

计算两个 MOSFET 的导通损耗约为 19.4W。

计算开关损耗,根据器件的 datasheet,确定导通时间和关断时间:

tr=5ns,tf=4.5ns,这里给定的测试条件,Vds 电压从 0~380V,栅极驱动电压从 0~13V,导通 电流 20.7A,栅极驱动电阻 3.6 ,实际上我们的使用情况可能与表格给定的条件有些出入, 但由于是估算损耗,所以就直接使用以上数据。

计算得开关损耗为 3.1W。在实际电路中,栅极驱动电阻通常不会取 3.6 这么小,而且由于 驱动器(IC 或推挽三极管)的内阻,以及 PCB 的寄生电感等因素的影响,实际的驱动速度 没有那么快。但即便开关损耗增大一倍,也只有 6.2W,这就是前面所说的,为了降低开关 损耗而采取辅助电路的方法并不可取的原因。

计算两只 MOSFET 的总损耗位 22.51W。如果觉得损耗比较大,想进一步提升效率,还可以 选择其他型号的 MOSEFT,比如选择 infineon 的 SPW35N60C3,计算损耗如下:

选择了导通阻抗更小的 MOSFET,损耗可以降低约 8W,但是成本会增加不少。这是在产品 设计必须考虑的。 二极管的选型和计算方法与 MOSFET 类似,此处不再赘述,此处选择 infineon 的 SiC 二极 管 STPSC806,用两只二极管并联,以满足电流的降额需求,损耗计算如下:

计算得两只二极管的总损耗位 21.4W。 选择 SiC 二极管,可以消除二极管的反向恢复问题,对于效率的提升是有所帮助的,同时二 极管的反向恢复问题也是 EMC 的一大干扰源,SiC 二极管可以改善电源产品的 EMI 问题。 但目前 SiC 二极管的价格还比较高,对于低成本的应用场合,选择 Ultra fast recoveray 二极 管更为合理。

整流桥的选择和计算:

方法也与上面差不多,选择直流耐压 600V(交流耐压 420V)的整流桥,电流降额 0.6,所 以选择 35A,器件为 fairchild 的 GBPC3506。 损耗计算结果为 33W, 可见整流桥的损耗非常大, 导致整机效率损失 1%, 所以 bridgeless PFC 电路近几年来有很多的研究和产品,就在于它能将整流桥的损耗降低一半。 PFC 滤波电容的选择:

假如希望电容的纹波电压小于 PFC 额定电压的 6%,那么在忽略 ESR 压降的情况下,可以 估算出 PFC 母线电容的容量大约为 1317uF。

PFC 点解电容的选型主要从产品的设计角度出发,针对 computer,server 和 telecom 领域, 对于掉电情况下的输出保持时间有严格要求, 那么就需要从输出保持时间的角度来选择大容 量的电容器。 针对 LCD 电视机或其他的超薄型电源应用领域,则要求电容器的高度要足够的低,体积要 紧凑。 针对寿命要求很高的场合,则宜选用长寿命电容器(比如 8000 或 10000 小时) ,而针对高温 应用场合,则需要选择最高工作温度尽可能高的电容器(比如 105℃或 125℃) 。 另外一些场合则要求低 ESR 的电容器。 在本案例中,没有特别的要求,仅仅从 PFC 电压纹波的角度考虑,选择 Rubycon 的 USC 系 列电解电容,按照 PFC 电压 400V,我们选择 450V/470uF 的电容,采用 3 只并联,总容量 1410uF。 PFC 输出直流电流为 Idc_avg,根据基尔霍夫电流定律,电解电容的交流电流值为二极管电 流减去输出直流电流。 电容的阻抗(Xcap)有两部分,一部分是 ESR,一部分是电容的容抗,因为 ESR 的存在, 电容的电流和电压并不是成 90°的相位差。电容的 ESR 值可以通过耗散因素(tanζ)来计 算。

查器件 datasheet,tanζ为:

则据此可以计算出 Resr=0.282 。 在计算出 PFC 电容的纹波电流和电容的阻抗以后,可以得出 PFC 电容的纹波电流,并分别 画出电容的电流和电压波形。 计算纹波电压:

由以上的计算可知,电压纹波系数约为 19.8V/400V=4.95%。 计算电解电容的损耗如下:

三个电解电容的损耗居然达到 10.2W,可见大电解电容的 ESR 对于效率有多么大的影响, 在大家的感觉里面,是不是觉得电容应该是无损耗,或者损耗是可以忽略的? 电解电容的损耗对于其寿命也有至关重要的影响, 反映在电解电容对于纹波电流有严格的限 制,查 USC 系列电容的 datasheet 可知:

如上图中的红色标记,单个 470uF/450V 电容器允许的最大纹波电流为 2.68A,按照我们上 面的计算,总纹波电流为 6A,那么每个电解电容的纹波电流为 2A,满足要求。 在本案例中我们只选择 450V 耐压的电容器,很多人会想,是否降额太小?确实是降额比较 小,相对于 400V 的 PFC 电压,降额约为 0.88。由于随着电容器耐压的升高,其 ESR,RSL 都会随之增大,漏电流也随之增大,寿命随之缩小,而成本却大为增加。高于 450V 以上的 电解电容几乎很少见到,这是电解电容先天性缺陷造成的,对于高电压的应用场合,要么舍 弃电解电容,要么用多个低耐压的电解电容串联来满足耐压要求。 在目前大多数 PFC 应用场合中,都采用 450V 的电解电容,基本上能够满足要求。 此外,电解电容的寿命几乎是整个电源产品最大的短板,在各种电源产品中,抛开设计错误 导致的失效情况, 电解电容失效是各种元器件失效中最常见的情况, 如何提升电解电容的使 用寿命是电源设计的一大难题,本文不展开论述,否则又是一篇很长的文章。 上面写了那么多,那么我们预期的效率能够达到吗?让我们汇总一下吧。

PFC 的总损耗是 104W,效率是多少? 3300W/(3300W+104W)=96.94% 看来是勉勉强强达到 97%的效率,如果 MOSFET 采用 SPW35N60C3,那么效率可以超过 97%。 这是在交流输入电压 176V 下计算的效率,如果输入电压为标称值 220V,则效率会有大幅 提升:

计算效率为 3300/(3300+80)=97.6%, 是不是相当惊人?还需要软开关吗?如果采用 bridgeless PFC,整流桥的损耗降低一半(13W) ,则效率可进一步提升到 3300/(3300+67)=98%,很多 文章里面都提到无桥 PFC 可以达到 98%效率的,并给出了效率实测值,而本文计算的结果 与实测值完全吻合,是巧合吗? 这是第一篇——计算篇,启发大家如何明明白白的计算一个 PFC 电路的参数。 后续还有仿真篇,将另写一个帖子论述。 以下的附件是完整 word 文档以及用 mathcad 软件写的计算书(可用 mathcad11 以上的版本 打开) ,其中 mathcad 计算书中包含了采用 ONsemi NCP1654 IC 做的整体解决方案的相关计 算(呕心沥血写出来的啊,大家请给点鼓励) 。


相关文章:
CCM+BOOST+PFC电路设计浅析
CCM+BOOST+PFC电路设计浅析_信息与通信_工程科技_专业资料。功率因素电路的设计 CCM BOOST PFC 电路设计浅析 http://www.21dianyuan.com/bbs/21585.html ——Xia...
CCM BOOST PFC电路设计浅析
CCM BOOST PFC电路设计浅析_互联网_IT/计算机_专业资料。详细论述了开关电源领域CCM BOOST PFC电路的设计方法,以科学的计算方法指导开发工作。CCM...
临界模式PFC电路设计分析
临界模式PFC电路设计分析_电子/电路_工程科技_专业资料。今日推荐 89...PFC电路与BOOST电路设计... 113页 1下载券 CCM BOOST PFC电路设计浅... 16...
电力电子仿真作业
(1)电路图 (2)交流侧电流、电压和直流侧电压 (3)交流侧三相电流、单相电压、调制波和直流侧电压 (4)理论分析: 6、CCM 方式下 Boost PFC 电路控制系统(平均...
电力电子课程设计说明书
MATLAB强大的信号分析处理能力对高效地设计APFC 及整定各个环节的参数带来了极大...CCM Boost PFC 变换器电路原理图如图 3 所示。 图 3 CCM Boost PFC 电路...
现代电力电子技术大作业要求
、 电路控制系统(平均值电流控制)仿真。 7、CCM 方式下 Boost PFC 电路控制系统(峰值电流控制)仿真。 、 电路控制系统(峰值电流控制)仿真。 8、分析并仿真三相...
电感电流连续工作模式(CCM)BOOST PFC的数学模型
Boost PFC 功率级参数的设计步骤和设计公式;最后是...这一方法来建立 Boost PFC 电路CCM 工作状态下...张兴柱之MOSFET分析 17页 免费 张兴柱之二极管 6页 ...
西南科技大学毕业设计(论文)开题报告
2.2 设计思想 本课程设计要求用 CCM-BOOST 方式实现功率因数校正。CCM 模式下工作的 BOOSTPFC 电路有三种工作方式:电流峰值控制法、平均电流控制法和滞环电流...
专家解析:PFC电感计算解析
CCM BOOST PFC电路设计浅析... 16页 1财富值 PFC电感设计 5页 5财富值如要投诉违规内容,请到百度文库投诉中心;如要提出功能问题或意见建议,请点击此处进行反馈。...
CCM BUCK和DCM BUCK电路的优劣
小凡凡个人理解: 小凡凡个人理解: 这个应该跟 BCM-BOOSTPFC 是一个道理,BCM(...呵呵,没分析过。 关于 EMI,DCM 峰值高,开关噪声大,在低频段能量较高;CCM 有...
更多相关标签:
boost pfc电路 | ccm pfc | boost pfc | boost pfc工作原理 | boostpfc | boost pfc 仿真 | 基于boost的pfc | pfc电路 |