当前位置:首页 >> 信息与通信 >>

ADC0820中文翻译资料


国家半导体
ADC0820 8 位高速 uP 可兼容并带有跟踪和保存功能 的 A/D 转换器 概述 通过采用一个半闪速式技术, 8 位 ADC0820 CMOS A/D 芯片提供一个 1.5 ?s 的转换时 间并且只浪费 75mW 的功率。半闪速式技 术由 32 个比较器组合而成,一个最高位的 4 位 ADC 和一个最低位的 4 位 ADC. ADC0820 的输入是由

输入采样电路来跟踪 和保存的,该电路还消除了外部低于 100mV/ ?s 的 采 样 和 保 持 信 号 对 于 ADC0820 的需求。 为了微处理器外部界面的简约, ADC0820 被设计成了看起来像没有外部接触逻辑需 求的记忆片或者 I/O 端口。 按键说明 ? 分辨率 8 字节 最大 2.5 ?s(读模式) ? 转换时间 ? ? 最低功率 最大 75mW 合计不可调整的 ? 1 LSB 和 ? 1LSB

特点 ? 内置的跟踪和保存功能 ? 无缺失的代码 ? 无外部计时 ? ? ? ? ? ? ? ? ? ? 单电源供电——5 VDC 对所有微处理器或者单界面操作的简 约界面 占有 TRI-STATE 公司的输出 逻辑输入与输出都吻合 MOS 和 T L 的 电压说明书 没有零或者完全调整的必要 对串接方式可以输出溢出 0.3 秒标准宽度的 20 引脚双列直插式组 装 20 个引脚造型的载波芯片封装 20 个引脚的小型封装 20 个引脚的缩小式封装
2

2

错误

连接功能图
双线,小型和收缩型小外形封装 载波芯片封装

连接功能图(续表)

订货须知 部分编号 ADC0820BCV ADC0820BCW M ADC0820BCN ADC0820CCJ ADC0820CCW M ADC0820CIWM AC0820CCN 总计不可调错 误 封装 V20A—载波芯片 M20B—宽体小外形 N20A—双列直插式封装 J20A—陶瓷双列直插式封装
M20B—宽体小外形 M20B—宽体小外形 N20A—双列直插式封装

温度适用范围 0℃~70℃ 0℃~70℃ 0℃~70℃ -40℃~85℃ 0℃~70℃ -40℃~85℃ 0℃~70℃

? 1 LSB 2

? 1LSB

极限参数(说明 1,2)
如果该芯片用于军事或者航天, 请联系国际 芯片销售办公室或可用性与说明的经销商 供电电压 ( VCC ) 10V 逻辑控制输入 -0.2V~ VCC +0.2V 其他输入输出电压 -0.2V~ VCC +0.2V 存储温度范围 -65℃~+150℃

双线封装 (陶瓷) 表面贴片封装 蒸汽(60s) 红外线照射

300℃ 215℃ 220℃

操作实验参数

TMIN ? TA ? TMAX 温度范围 ADC0820CCJ - 40℃ ? TA ? + 85℃ 封装功率逸散(25℃时) 875mW ADC0820CIWM -40℃ ? TA ? +85℃ 所有端口的当前输入(说明 5) 1mA ADC0820BCN,ADC0820CCN 封装的当前输入(说明 5) 4mA 0℃ ? TA ? 70℃ 静电放电磁化率 (说明 9) 1200V ADC0820BCV 0℃ ? TA ? 70℃ 焊接温度(焊接时 10s 内) ADC0820BCWM,ADC0820CCWM 双线封装 (塑料) 260℃ 0℃ ? TA ? 70℃ 转换特性: 下面的说明适用于 RD 模式 (pin VCC 范围 4.5V~8V 7=0) , Vcc=5V, VREF ( ? ) ? 5V ,且 VREF ( ?) ? GND ,除非有特殊说明, 黑体的限制参数是适用于 TMIN 到 TMAX 所有其他限制 TA ? T j ? 25 ℃
ADC0820BCN,ADC0820CCN ADC0820BCV,ADC0820CWM ADC0820CCWM,ADC0820CIWM
设 计 单位 限制

ADC0820CCJ

参数

条件

典型 (说 明6)

限 测试限制 (说明7) 制 ( 说 明 8)

典型 (说 明6)

测试限制 (说明7)

设计限制 (说明8)

分辨 率 总计 不可 调错 误(说 明3) 最小 参考 电阻 最大 参考 2.3 ADC0820BCN,BCWM ADC0820CCJ ADC0820CCN,CCWM,CIWM ADC0820CCMSA

8

8
?1 2

8
?1 2
LSB LSB LSB LSB

1.00 6

2.3

1.2 5.3 6

kΩ kΩ

2.3

电阻 最大 输入 电压

V

最小 输入 电压

GND

GND

GND

V

最大 输入 电压

V

最小 输入 电压

V

最大 输入 电压

V

最小 输入 电压

GND-0. 1

GND-0.1

GND-0.1

μA

最大 模拟 输入 端漏 电 电流 电源 敏感 度

3 -3

0.3 -0.3

3 -3

μA

LSB

直流电气特性
下面的说明适用于 Vcc=5V,除非有其他说明,黑体的限制参数是适用于 TMIN 到 TMAX ;所有其他限制 TA ? T j ? 25 ℃

ADC0820CCJ 参数 条件
典型 (说 明6) 测试限 制 (说明 7) 设计限 制 (说明 8)

ADC0820BCN,ADC0820CCN ADC0820BCV,ADC0820CWM ADC0820CCWM,ADC0820CI WM
典型 (说 明6) 设计限 测试限制 制 8) 2 2 (说明7) (说明

单位 限制

2 Mode 3.5 0.8 Mode 1.5

V

3.5 0.8 1.5

3.5 0.8 1.5 1 3 200

V V V μA μA μA μA

-0.0 -1 05

-0.0 05

-1

2.4 4.5

V V V

0.4

0.34

0.4

0.3 -0.3

3 -3

μA μA

14 -10

mA mA

14

7

14

8.4

7

mA

7.5

15

7.5

13

15

mA

直流电气特性
下面的说明适应于 VCC ? 5V ,除非有别的说明,黑体字限制值是用于 TMIN ~T MAX ,所有的其他限制值 TA ? TJ ? 25 ℃

ADC0820CCJ 参数 条件
典型 (说明6) 测试限 制 (说明 7) 设计限制 (说明8)

ADC0820BCN,ADC0820CCN ADC0820BCV,ADC0820CWM ADC0820CCWM,ADC0820CIW M
典型 (说明 6) 设计限 测试限制 (说明7) 制 (说明 8) 2 2

单位 限制

2 Mode 3.5 0.8 Mode 1.5 1 3 200 -0.005 -1 2.4 -0.00 5 3.5 0.8 1.5

V

3.5 0.8 1.5 1 3 200 -1

V V V μA μA μA μA

2.4 4.5 4.5

V V V

0.4 3 -3

0.34 0.3 -0.3

0.4 3 -3

μA μA

-6 -4.0

-10

mA mA

14

7

14

8.4

7

mA

7.5

15

7.5

13

15

mA

交流电气特性
下面的说明适应于 VCC ? 5V , t r ? t f ? 20ns, VREF ( ? ) ? 5V , VREF ( ?) ? 0V , TA ? 25 ℃,除非有其他说明。

测试限

参数

条件

典型 (说明6)

制 (说明 7)

设计限制 (说明8)

单 位

Pin 7=0, 表2

1.6

2.5

?s

Pin 7=0, 表2

ns

1.52
最小 最大 最小

?s ns ?s ns

600 50 600 Pin 7=Vcc,tRD<tI 表3,CL=15pF CL=100pF 190 210 280 320

ns ns

交流电气特性(续表)
下面的说明适应于 VCC ? 5V , t r ? t f ? 20ns, VREF ( ? ) ? 5V , VREF ( ?) ? 0V , TA ? 25 ℃,除非有其他说明。

典型

测试限 制 (说明 7) 设计限制 (说明8)

参数

条件

(说明 6)

单位

70

120

ns

90

150

ns

30

ns

800

1300

ns

100

200

ns

ns ns

125

225

ns

175

270

ns

50

100

ns

表5

20

50

ns

200

290

ns

表2,3,4,5 (说明4)见图

500

ns

回转率,跟踪

0.1 45 5 5 pF pF pF

说明 1:极限参数说明超过极限可能会损坏芯片设备,直流和交流电气特性在超过说明的操作条件时不适用。 说明 2:所有电压都是相对于接地端子 GND 而言的,除非有特殊说明。 说明 3:所有不可调错误包括补偿的,全范围的,线性的错误。 说明 4:如果 tWR或t RD 时间低于说明的最小值会导致精确性降低,详见精度与 tWR 和精度与 t RD 的函数图。 说明 5:当任意一个 PIN 端口的输入电压( VIN )超过了供电电源的门槛值( VIN ? V ?或VIN ? V ? ),那么那个 PIN 端口 的电流应该要被限制到小于等于 1mA. 4mA 封装的输入电流这个参数限制了能超过供电电源的门槛值的 PIN 口的个数 (4 个) 。 说明 6:典型是指在 25℃最可能表现的正常参数。 说明 7:测试极限是遵守国际 AOQL。 说明 8:设计极限是遵守但不是 100%遵守测试极限。这些极限值不能用与计算输出标准水平的。 说明 9:人体模型,100pF 通过一个 1.5K?的电阻放电。

三态测试电路和其波形图

t r ? 20ns

t r ? 20ns

图 3.WR-RD 模式(PIN 7 为高电平且 t RD ? t I )

图 4.WR-RD 模式(PIN 7 为高电平且 t RD ? t I )

图 5.WR-RD 模式(PIN 7 为高电平) 独立操作

表现的典型特性
逻辑输入门槛电压(y)与供电电压(x) 转换时间(RD 模式)(y)与温度(x) 供电源电流(y)与温度(x)(不含

精度(y)与 tWR (x)

精度(y)与 t RD (x)

精度(y)与 t P (x)

精度(y)与 VREF (x) [ VREF ? VREF ( ? ) ? VREF ( ?) ]

t I ,内部延迟时(y)与温度(x)

输出电流(y)与温度(x)

*1 LSB=

VREF 256

PIN 口的功能说明
PIN 名称
1 2 3 4 5 6

RD 模式 随着 CS 为低电平,转换器会从 RD 的低电平开始,同样

功能
模拟信号输入,范围 GND ? VIN ? VCC 三态数据输出—第 0 位(LSB) 三态数据输出—第 1 位 三态数据输出—第 2 位 三态数据输出—第 3 位 WR-RD 模式

RD 会使得三态数据输出转换完成。RDY 变为三态,且
(见图 2) INT 变为低电平预示着整个转换的完成。 9

VIN
DB0 DB1 DB2 DB3

INT

WR-RD 模式

INT 变为低电平表明转换已经完成并且数
据结果在输出锁定里面。在 WR 的上升沿之 后, INT 会为低电平, ~800ns(预置的内部 输出时间, t I ) ;或者 RD 如果先于 800ns 的 超时时间变为低电平,在 RD 下降沿之后

WR
/RDY

WR : 当 CS 为低电平,转换从 WR 的下降
沿开始。 大约 800ns (预置的内部输出时间,

INT 会变为低电平。 INT 会被 RD 或 CS 的
上升沿重置(见图 3,4) 。 10 11 GND 地线

t I )之后的 WR 上升沿,转换结果将会选通
到输出锁存, 如果 RD 没有先于这个输出时 间被触发(见图 3,4) 。 WR-RD 模式 RDY:这是一个开漏输出(无内部上拉设 备) ,RDY 会在 CS 之后变为低电平;当转 换结果选通到输出锁存时,RDY 将会变为 三态。这被用来简化微处理器的显示界面 (见图 2) 。 模式 模式:模式选择输入—通过一个 50?A 的电 流源将其内部与 GND 连接起来 RD 模式:当模式为低电平时。 WR-RD 模式:当模式为高电平时。

VREF(?) 梯形电阻的底部,电压范围: GND ? VREF (?) ? VREF (? ) (说明 5) VREF(?) 梯形电阻的顶部,电压范围

12

VREF (?) ? VREF (? ) ? VCC (说明 5)
13

CS
DB4 DB5 DB6 DB7

CS 必须为低电平为了使 WR , RD 能被转
换器识别。 三态数据输出—第 4 位 三态数据输出—第 5 位 三态数据输出—第 6 位 三态数据输出—第 7 位 输出溢出—如果模拟信号输入高于

14 15 16 17 18

7

OFL

8

RD

WR-RD 模式 随着 CS 为低电平,当 RD 变为低电平(见 图 5) 三态数据输出 (DB0~DB7) 会被激发。

VREF (? ) , OFL 将会在转换的结尾变为低
电平, 这可以用来串联两个或更多的设备来 获得更高的分辨率(9,10 位) 。这个输出 将会持续起作用并且不会变为三态模式不 论 DB0~DB7 如何作用。 19 NC 无连接 供电电压

RD 同样也可以被用来加快转换器的速度通
过先于预置的内部输出时间( t I ~800ns) 读取数据。如果该过程被执行了,被转换到 输出锁存的数据结果会在 RD 的下降沿之 后被锁存。 (见图 3,4) 20

VCC

1.0 功能说明
1.1 大概操作 ADC0820 使用两个 4 位的闪存 A/D 转换器来产生一个 8 位的测量(图 1).每个闪存 ADC 是由 15 个把未知输入比 作一个参考阶梯来得到一个 4 位的结果。为了得到一个 8 位满位的读取,一个闪存转换器会被操作来提供一个 4 个 最高位的数据 (通过 MS 和闪存 ADC) 。 由 4 个 MSB 驱动, 一个内部 DAC 产生一个输入电压的模拟值。这个模拟信 号随后会从输入中去掉,并且不同的电压会通过一个第二 的 4 位闪存 ADC(LS ADC) ,提供输出数据命令的 4 个最 低位。 内部 DAC 实际上是 MS 闪存转换器的一部分。这可以通 过使用为 A/D 设计的相同的梯形电阻来实现,并且同样也 可以产生 DAC 信号。DAC 输出实际上是梯形电阻最接近 模拟输入的抽头。 并且, “采样数据” 比较器用在 ADC0820 上来提供同步比较一些模拟信号的大小,但不使用输入信 号加法放大器。这尤其在信号被转换成一个不同的模拟信 号的 LS 闪存模数转换器上有用。 1.2 采样数据比较器 每个在 ADC0820 里面的比较器由一个 CMOS 反相器和一 个容性的成对的输入(图 6,7)组成。模拟开关把两个比 较器的输入和输入电容相连,并且同样连接了反相器的输 入和输出。这个设备生效有一个微分的输入对。 一个比较需要两个循环,一个是清零比较器,另一个用来 进行比较。 在第一个循环里,一个输入开关和反相器的反馈开关是关 闭的。在这个间隔里,电容 C 充电来连接小于反相器的偏 置电压输入(V1)电压。在第二个循环里(表 7) ,这两个 比较器打开了,并且另外一个输入(V2)开关关闭了。输 入电容现在减小了它从第二个输入理获得的的储备电压并 且电压差通过反相器的开环增益电路被放大了。反相器的 输入 ( VB ) 变为 VB ? (V1?V 2) C
' '

过连接每个电容第二个输入且打开所有开关(S 开关) ,一 个比较器就形成了。作为每个输入电容充电变化的结果, 反相器输入电压的变化现在会取决于所有输入信号的差 异。

VO ? VB VonC ? V 1 ? VB CS ? 输入节点的杂散电容 VB ? 反相器的输入偏置电压
置零部分 图 6. 采样数据比较器

比较部分 图 7. 采样数据比较器

(C ? CS ) 并且输出是高

电平还是低电平取决于 VB ? VB 的符号。 实际电路用于 ADC0820 的是一个样板但却是上述所提到 的基本比较器的一个重要的加强。通过添加一个辅助电容 和另外一套用于输入的开关(图 8) ,这个组合可被加强来 产生双向差异比较器。在这个电路中,反馈开关和一个对 应每个电容(Z 开关)输入开关在清零电路中被关闭。通 图 8. ADC0820 比较器(从 MS 闪存 ADC)

1.3 结构 在 ADC0820 中,一排十五个比较器是用在每一个 4 位快闪 A/D 转 换器(图 12) 。最高位的快闪转换器(MS)同样有一个附加的比较 器去侦测超过范围的输入,这两套比较器是有选择性地操作,和一 组在比较时的置零电路。 当一个典型的转换器开始运行了, WR 线会被置为低电平。与此同 时 MS 比较器会从零变到比较模式(图 11) , WR 会在至少 600ns 之后重新变为高电平,来自第一套比较器(第一个快闪)的输出会 被解码并锁定。 在此条件下这两个 4 位转换器转换模式然后 LS 快闪 转换器进入它的比较循环。至少在 600ns 之后, RD 线或许会被拉 低来锁定低四位的数据然后完成 8 位转换。当 RD 变为低电平,快 闪 AD 会又一次转换状态为了下一次转换做准备。 图 11 同样描绘出了转换器界面如何通过模拟信号输出( VIN )来计 时。 在 WR-RD 模式,当 WR 为低时 VIN 会被测量。在 RD 模式,取样 发生在 RD 的最开始 800ns。由于 ADC0820 的 LS 和 MS 的比较器 之间的输入连接,转换器可以在一瞬间(2,4 部分)取样到 VIN ,尽 管事实上两个分开的 4 位比较器被设置了。最不同的是,当 WR 为 低时,MS 闪存处在比较模式(连接到 VIN ) ,且 LS 闪存是处在清 零模式的(同样连接到 VIN ) 。因此所有闪存 ADC 取样 VIN 是同时 的。 1.4 数字界面 ADC0820 有两个基本界面模式,它是由拖动这个模式的 pin 口的高 低电平选择的。 RD 模式 当模式端口接地,转换器被设置成了读模式。在此配置下,通过上 拉 RD 使其为低,直到输出数据出现时一个完整的转换就完成了。 一个 INT 线在一个转换的结尾变为低电平是会被提供, 同样也是一 个能用来标志一个当转换器为繁忙或者作为一个转移确认信号系统 的 RDY 输出。

零循环。在 800ns 之后,MS 快闪的数据被锁定同时 LS 闪存 ADC 进入比较模式。接下来的另一个 800ns,低四位会恢复。 WR 之后的 RD 模式 当模式 pin 口为高电平,A/D 会被设置为 WR-RD 模式。在此,一 个转换会从 WR 输入开始;然而,这里为于界面计时的读输出数据 提供了两个选择。如果需要一个中断激励方案,读出转换结果之前 使用者可等到 INT 变为低电平(图 10) 。 INT 会在 WR 上升沿之 后典型地变为低 800ns。然而,如果需要一个更短的转换时间,处理 器需要等待 INT 且可以在 600ns(图 9)之后演练一次读操作。如 果实现了该操作, INT 会立刻变为低电平且数据会出现在输出端。 孤立 在 WR-RD 模式的孤立操作时, CS 和 RD 可以被牵制为低电平, 并且一次转换可从 WR 开始。在 WR 上升沿之后的大约 800ns 时间 里数据是有效的。

图 9. WR-RD 模式(PIN7 为高, t RD ? t I )

图 10. WR-RD 模式(PIN7 为高, t RD ? t I ) WR-RD 模式(PIN7 为高)孤立

当处于 RD 模式时,比较器部分会被内部触发。在 RD 的下降沿, MS 快闪转换器会从零到比较模式且 LS ADC 比较器进入它们的置

1.0 功能说明(接上)

图 11.操作顺序(WR-RD 模式) 其他界面考虑 为了保持转换的精确性。WR 有一个设定的最大 50us 的宽度。当 MS 闪存 ADC 的数据取样比较器(1.2 部分)处于 比较模式( WR 为低) ,输入电容(C,图 8)必须充电。如果比较器长时间偏离了这个相位,漏电开关和偏置电流反相 器会出错。 因为 MS 闪存 ADC 在转换的结束阶段(1.3 部分)进入了置零相位,所以直到这个相位结束之后才可以进行一次新 的转换。最小设定时间宽度( t p ,图 2,3,4,5)为 500ns

2.0 模拟方面
2.1 基准源电路和输入 两个 ADC0820 的 VREF 输入是全差分的,并且是从零到全 范围的直流到交流转换器的输入。这允许设计者来更容易 地来改变模拟输入的区段,因为这个范围是等价于

充电就会耗更长的时间。 在 RD 模式,输入开关在转换开始的最初大约 800ns 里是 关闭的。在 WR-RD 模式中,开关关闭允许充电的时间就 是当 WR 为低电平的时间。如果外部因素迫使这个时间低 于 600ns,输入时间 100ns 的该常数可以被容许而不需要 特别的考虑。 典型的总输入电容值为 45pF 容许 RS 为 1.5K 而不需要延长 WR 来给出 VIN 更多的时间来设定。

VIN (? )和VIN (?) 的电压差。通过减少
VREF ( VREF ? VREF (? ) ? VREF (?) )来使之低于 5V,转换器
的灵敏度也可以被提升( 。输入或者参考配 i.e., 如果VREF ? 2V且1LSB ? 1.8mV ) 置同样促进比率计操作且在很多情况下芯片的供电电压可 被用作转换器的电源同样也是 VREF 的电源。 参考的灵活性让输入区段不仅变化了而且从零偏置了。在

VREF (?) 的电压设置了输入的产生一个全零数字的输出的
水平。尽管 VIN 本身不是差分式的,参考设计提供了接近 于所有测量应用差分输入的能力。 图 13 展现了一些可能的 组态。 2.2 输入电流 由于 ADC0820 的独特转换技术,模拟输入在转换设备上 表现得不一样。A/D 的采样数据比较器依靠循环内部的转 换来采集许多数量的输入电流。 等价输入的 ADC0820 电路在图 14 显示出来了。当一个转 换开始( WR 为低,WR-RD 模式) ,所有输入开关关闭, 连接 VIN 到 31 个 1pF 的电容。 尽管两个 4 位的闪存电路在 该同一时间内不是全部处于比较循环中, VIN 依然可以立 刻看到所有输入电容。这是因为当它的外部比较和 LS 闪 存连接至输入 MS 闪存比较器是连接输入,当处于置零阶 段时(1.3 部分) 。换句话说,LS ADC 使用了 VIN 作为它的 置零阶段的输入。 输入电容必须通过模拟开关的电阻(大约 5K 到 10K)来 用输入电压充电。并且,有大概 12pF 的输入杂散电容必 须被充电。因为较大的源电阻,模拟输入可以被模拟作为 一个 RC 网络(图 15) 。如果 RS 上升了,那么输入电阻的 图. 13 模拟输入选择

2.0 模拟方面(接上)

较”输入同时 LS ADC 使用 VIN 作为它的“零”输入, ADC0820 仅仅在 WR 为低时(1.3 和 2.2 部分)采样 VIN 。 尽管两个闪存并不是同时工作的,模拟信号是在一瞬间被 检测到的。在 WR 上升沿之后, VIN 的值大约在是 100 ns (100ns 是因为内部逻辑简单约束设计)VIN 将会检测它的 值。 转换速率一般低于 100 mV / ?s 的输入信号可被转换而不 会出现错误。然而,因为输入时间常数,还有通过开放式 比较器的充电注入,更快的信号会引起一些错误。尽管如 此, ADC0820 的给定增加的信号范围内的损失比起被视为 一个常见的后续近似值要小得多。 一个 SAR 型的带有同样 快的 1 ?s 转换时间转换器将不能检测一个 5V 1KHZ,因 为波形没有一个外部采样保持的帮助。 ADC0820 若是没有 这样的帮助可以常规检测 5V, 7KHZ 的波形。

图 14

图 15

2.3 输入滤波
必须要明确的一点就是,由充电电流进入 VIN 引起的模拟 输入信号的转换器在许多情况下不会降低 A/D 的表现。实 际上当这些暂态开始时, ADC0820 不会 “监控” 输入端口。 当 WR 为低时比较器的输出不会被锁定,所以至少会提供 600 ns 来为 ADC 输入电容充电。 因此没有必要通过设置在

VIN 的终端里的一个外部电容过滤出这些暂态。
2.4 固有的式样保持功能
ADC0820 的另一个好处就在于它检测很大一部分的高速 信号而不用外部式样保持功能。 在一个常规 SAR 型的转换 器,忽略它的速度,通过转换过程,如果想要保持全部精 确的话,输入必须保持在至少半个 LSB 稳定。因此,为了 许多高速信号,这个信号必须外部采样,并且在转换过程 中保持固定不变。 由于它们天然的开关,采样数据比较器已经很大程度上地 完成了这个功能(1.2 部分) ,尽管 ADC0820 的转换时间 为 1.5 ?s ,穿过 VIN 的时间且必须使半个 LSB 稳定的时间 可以更小些。因为 MS 闪存 ADC 用的是 VIN 作为它的“比

3.0 常规应用
8 位分辨率配置

9 位分辨率配置

3.0 常规应用(接上) 电信 A/D 转换器

多重输入通道

8 位 2 象模拟乘法器

3.0 常规配置(接上)

快速无限采样保持

3.0 常规配置(接上)

实际尺寸

实际尺寸

实际尺寸


相关文章:
更多相关标签: