当前位置:首页 >> 机械/仪表 >>

LPC1850


LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器;最高 200KB SRAM ;以太网、 2 个高速 USB、 LCD 以及外部存储控制器
修订版:3.1 — 2012 年 2 月 1 日 初始数据手册

1. 简介
LPC1850/30/20/10 系列是针对嵌入式应用的 ARM Cortex-M

3 微控制器。ARM Cortex-M3 是下一代微控制器内核,具有低功耗、易调试、易集成等多种系统增强优势。 LPC1850/30/20/10CPU 工作频率高达 180 MHz。 ARM Cortex-M3 内核 CPU 采用 3 级流 水线和哈佛架构,具有独立本地指令的和数据总线以及用于系统外设的第三总线。此外, Cortex-M3 内核 CPU 还包含一个内部预取单元支持不确定的分支操作。 LPC1850/30/20/10系列集成了最高200 KB的片内SRAM、 1个四通道SPI闪存接口(SPIFI)、 1 个状态可配置定时器 (SCT) 子系统、 2 个高速 USB 控制器、以太网、 LCD、 1 个外部存 储控制器以及多个数字和模拟外设。 注:本数据手册介绍了器件 LPC1850/30/20/10 的版本 “-”和 “A” 。

2. 特性和优势
处理器内核 ARM Cortex-M3 处理器,工作频率高达 180 MHz。 ARM Cortex-M3 内置存储器保护单元 (MPU),支持 8 个区域。 ARM Cortex-M3 内置可嵌套中断向量控制器 (NVIC)。 非屏蔽中断 (NMI) 输入。 JTAG 和串行线调试 (SWD)、串行线路、 8 个中断点及 4 个观察点。 强化的跟踪模块 (ETM) 和强化的跟踪缓冲区 (ETB) 支持。 系统定时器。 片内存储器 200 KB 的 SRAM,用于存储代码和数据。 多个 SRAM 块,支持独立总线存取。 64 kB ROM,含引导代码和片内软件驱动程序。 128 位一次性可编程 (OTP) 通用存储器。 时钟产生单元 晶振,工作频率范围为 1 MHz 至 25 MHz。 12 MHz 内部 RC 振荡器,温度和电压可精确到 1%。 超低功耗的 RTC 晶体振荡器。 3 个 PLL,使 CPU 可达最高速率,而无需使用高频晶振。第二个 PLL 专门用于高速 USB,第三个 PLL 可用作音频 PLL。 时钟输出。

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器 可配置的数字外设: 位于 AHB 上的状态可配置定时器 (SCT) 子系统。 全局输入多路复用器阵列 (GIMA) 允许将多个输入和输出交叉连接至事件驱动型外设 (如定时器、 SCT 和 ADC0/1) 。 串行接口: 四通道 SPI 闪存接口 (SPIFI),其 1 位、 2 位或 4 位数据速率最高可达 40 Mb/ 秒。 10/100T以太网MAC, 搭载RMII和MII接口以及DMA支持, 在低CPU负载下也可实现 高吞吐量。支持 IEEE 1588 时间戳 / 高级时间戳 (IEEE 1588-2008 v2)。 1 个高速 USB 2.0 主机 / 设备 /OTG 接口,搭载 DMA 支持和片内 PHY。 1 个高速 USB 2.0 主机 / 设备接口, 搭载 DMA 支持、 片内全速 PHY 和可连接外部高速 PHY 的 ULPI 接口。 ROM USB 协议栈集成 USB 接口电气测试软件。 4 个带 DMA 支持的 550 UART 一个带全部调制解调器接口的 UART、 : 一个带 IrDA 接 口的 UART、 三个支持同步模式的 USART 和一个符合 ISO7816 规范的智能卡接口。 2 个 C_CAN 2.0B 控制器,各搭载一个通道。 2 个 SSP 控制器,搭载 FIFO 和多协议支持。 2 个 SSP 控制器均支持 DMA。 具备监控器模式和符合完整I2C总线规范的开漏I/O引 一个超快速模式 I2C总线接口, 脚。处理高达 1 Mbit/s 的数据速率。 一个标准 I2C 总线接口,支持监控器模式,搭载标准 I/O 引脚。 2 个 I2S 接口,均搭载 DMA 支持及 1 个输入和 1 个输出。 数字外设: 外部存储控制器 (EMC),支持外部 SRAM、 ROM、 NOR 闪存和 SDRAM 设备。 LCD 控制器具有 DMA 支持以及高达 1024 H × 768 V 的可编程显示分辨率。 支持单色 和彩色 STN 面板和 TFT 彩色面板;支持 1/2/4/8 bpp 彩色查找表 (CLUT) 和 16/24 位 直接像素映射。 安全数字输入输出 (SD/MMC) 卡接口。 八通道通用 DMA (GPDMA) 控制器, 可以存取 AHB 上的所有存储器和所有支持 DMA 的 AHB 从属存储器。 多达 164 个通用输入 / 输出 (GPIO) 引脚,搭载可配置上拉 / 下拉电阻和开漏模式。 GPIO 寄存器位于 AHB 上,以支持快速存取。 GPIO 端口支持 DMA。 最多可以从所有 GPIO 引脚中选择 8 个 GPIO 引脚, 作为边缘和电平敏感型中断源。 2个GPIO分组中断模块, 支持基于一组GPIO引脚的输入状态的可编程范式进行中断。 4 个通用定时器 / 计数器,支持捕获和匹配。 1 个电机控制脉冲宽度调制 (PWM),用于三相电机控制。 1 个正交编码器接口 (QEI)。 重复中断定时器 (RI 定时器) 。 窗口看门狗定时器 (WWDT)。 独立的电源域搭载超低功耗实时时钟(RTC), 配有256 字节的电池供电型备份寄存器。 警报定时器;可通过电池供电。 模拟外设: 1 个 10 位 DAC,支持 DMA,数据转换速率最高可达 400 kSamples/s。 2 个 10 位 ADC,支持 DMA,数据转换速率最高可达 400 kSamples/s。 解密: 基于硬件的 AES 解密,可通过片内 API 编程。 2 个 128 位安全 OTP 存储器,供存储 AES 密钥和客户使用。 每只芯片有唯一的 ID。

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 2 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器 电源: 采用 3.3 V (2.2 V 至 3.6 V) 单电源供电, 通过片内内部电压调压器为内核和 RTC 电 源域供电。 RTC 电源域可由 3 V 电池单独供电。 4 种低功耗模式:睡眠模式、深度睡眠模式、掉电模式和深度掉电模式。 可通过多种外设的唤醒中断从睡眠模式唤醒处理器。 支持通过外部中断和 RTC 电源域中电池供电模块产生的中断从深度睡眠、掉电和深 度掉电三种模式唤醒。 掉电检测,为中断和强制复位设有 4 个独立的阈值。 上电复位 (POR)。 提供208 引脚、 144 引脚和 100引脚的 LQFP封装, 以及 256引脚、 180引脚和 100 引脚的 BGA 封装。

3. 应用
工业 消费电子 白色家电 RFID 读卡器 电子计量

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 3 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

4. 订购信息
表 1. 订购信息 封装 名称 LPC1850FET256 LPC1850FET180 LPC1830FET256 LPC1830FET180 LPC1830FET100 LPC1820FET100 LBGA256 描述 塑料薄型球栅阵列封装; 256 引脚;主体尺寸 17 × 17 × 1 mm 塑封薄型四侧扁平封装; 208 引脚;主体尺寸 28 × 28 × 1.4 mm 塑料薄型球栅阵列封装; 256 引脚;主体尺寸 17 × 17 × 1 mm 版本 SOT740-2 SOT570-3 SOT459-1 SOT740-2 SOT570-3 SOT926-1 SOT486-1 SOT926-1 SOT486-1 SOT407-1 SOT926-1 SOT486-1 产品型号

TFBGA180 薄型小间距球栅阵列封装; 180 引脚 LBGA256

LPC1850FBD208 LQFP208

TFBGA180 薄型小间距球栅阵列封装; 180 引脚 TFBGA100 塑料细间距球栅阵列封装; 100 引脚;主体尺寸 9 × 9 × 0.7 mm 塑封薄型四侧扁平封装; 144 引脚;主体尺寸 20 × 20 × 1.4 mm 塑封薄型四侧扁平封装; 144 引脚;主体尺寸 20 × 20 × 1.4 mm 塑封薄型四侧扁平封装; 100 引脚;主体尺寸 14 × 14 × 1.4 mm 塑封薄型四侧扁平封装; 144 引脚;主体尺寸 20 × 20 × 1.4 mm TFBGA100 塑料细间距球栅阵列封装; 100 引脚;主体尺寸 9 × 9 × 0.7 mm

LPC1830FBD144 LQFP144 LPC1820FBD144 LQFP144 LPC1820FBD100 LQFP100 LPC1810FET100 LPC1810FBD144 LQFP144

TFBGA100 塑料细间距球栅阵列封装; 100 引脚;主体尺寸 9 × 9 × 0.7 mm

4.1 订购选项
表 2. 订购选项 总SRAM LCD 以太网 USB0 (主机、 设备、 OTG) 是 是 是 是 是 是 是 是 是 是 否 否 USB1 ADC 通道 PWM (主机、 设备) /ULPI 接口 有/有 有/有 有/有 有/有 有/有 有/无 有/无 否 否 否 否 否 8 8 8 8 8 4 8 4 8 5 4 8 是 是 是 是 是 否 是 否 是 否 否 是 QEI GPIO 封装 产品型号

LPC1850FET256 200 kB LPC1850FET180 200 kB LPC1850FBD208 200 kB LPC1830FET256 200 kB LPC1830FET180 200 kB LPC1830FET100 200 kB LPC1830FBD144 200 kB LPC1820FET100 168 kB LPC1820FBD144 168 kB LPC1820FBD100 168 kB LPC1810FET100 136 kB LPC1810FBD144 136 kB

是 是 是 否 否 否 否 否 否 否 否 否

是 是 是 是 是 是 是 否 否 否 否 否

是 是 是 是 是 否 否 否 否 否 否 否

164 118 142 164 118 49 83 49 83 49 49 83

LBGA256 TFBGA180 LQFP208 LBGA256 TFBGA180 TFBGA100 LQFP144 TFBGA100 LQFP144 LQFP100 TFBGA100 LQFP144

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 4 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

5. 框图
SWD/ /JTAG

LPC1850/30/20/10
PHY

/ GPDMA

(1)

ARM CORTEX-M3
I 0 WWDT USART0 UART1 SSP0 0 1 SCU GPIO GPIO GROUP0 GPIO GROUP1 PWM(1) I2C0 I2S0 I2S1 C_CAN1 SSP1 QEI(1) D

10/100 MAC IEEE 1588

USB0(1) / / OTG

USB1(1) /

LCD(1)

SD/ MMC

AHB SPIFI 1 2 3 EMC 64 kB ROM RI USART2 USART3 2 3 10 I2C1 DAC CGU CCU1 CCU2 RGU 64/96 kB 40 kB SRAM SRAM

C_CAN0 10 10 ADC0 ADC1

16/32 kB AHB SRAM 16 kB + 16 kB AHB SRAM(1) AES OTP RTC RTC 12 MHz IRC RTC GPIO SCT

GIMA

=

GPDMA

002aaf218

(1) 并非在所有器件上均可用 (参见表 2) 。

图 1.

LPC1850/30/20/10 功能框图

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 5 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

6. 引脚信息
6.1 引脚配置
LPC1850/30FET256
2 1 A B C D E F G H J K L M N P R T
002aaf230

球栅 A1 索引区

A1 14 16 15 A B C D E F G H J K L M N P 1 2 3

LPC1850/30FET180
4 5 6 7 8 9 10 11 12 13 14

4 3 5

6 7

8 9

10 11

12 13

002aag365

透明俯视图

图 2.

引脚配置 LBGA256 封装

图 3.

引脚配置 TFBGA180 封装

A1 1 A B C D E F G H J K 2

LPC1830/20/10FET100
3 4 5 6 7 8 9 10

002aag366

图 4.

引脚配置 TFBGA100 封装

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 6 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

208

157

144

1

156

1

109 108 73 72 75 51
002aag369 002aag368

LPC1850FBD208

LPC1830/20/10FBD144

52 104 53

105

36 37

002aag367

图 5.

引脚配置 LQFP208 封装

图 6.

引脚配置 LQFP144 封装

100

1

LPC1820FBD100

25 26 50

图 7.

引脚配置 LQFP100 封装

6.2 引脚描述
在 LPC1850/30/20/10 上,数字引脚将分组到 16 个端口,即 P0 到 P9 和 PA 到 PF,每个 端口最多使用 20 个引脚。每个数字引脚可以支持多达 8 种不同的数字功能,包括通用 I/O (GPIO),可通过系统配置单元 (SCU) 寄存器进行选择。引脚名称并不表示所指派的 GPIO 端口。 如需了解是否提供 USB0、 USB1、 以太网和 LCD 并非所有封装都提供表 3 列出的所有功能。 功能,请参见表 2。

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

76

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 7 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

多路复用数字引脚 P0_0 L3 x G2 47 32 22
[3]

类型 GPIO0[0] — 通用数字输入 / 输出引脚。 SSP1_MISO — SSP1 主机输入从机输出。 ENET_RXD1 — 以太网接收数据 1 (RMII/MII 接口) 。 R — 保留功能。 R — 保留功能。 R — 保留功能。 I2S0_TX_WS — 发送字选择。由主机驱动,由从机接 收。对应于 I2S 总线规范中的 WS 信号。 I2S1_TX_WS — 发送字选择。由主机驱动,由从机接 收。对应于 I2S 总线规范中的 WS 信号。 GPIO0[1] — 通用数字输入 / 输出引脚。 SSP1_MOSI — SSP1 主机输出从机输入。 ENET_COL — 以太网冲突检测 (MII 接口) 。 R — 保留功能。 R — 保留功能。 R — 保留功能。 ENET_TX_EN — 以太网发送使能(RMII/MII 接口) 。 I/O I2S1_TX_SDA — I2S1 发送数据。由发送器驱动,由 接收器读取。对应于 I2S 总线规范中的 SD 信号。 GPIO0[4] — 通用数字输入 / 输出引脚。 CTIN_3 — SCT 输入 3。定时器 1 的捕获输入 1。 EMC_A5 — 外部存储器地址线 5。 R — 保留功能。 R — 保留功能。 SSP0_SSEL — SSP0 的从机选择。 R — 保留功能。 R — 保留功能。 GPIO0[8] — 通用数字输入 / 输出引脚。启动引脚(见 。 表 5) CTOUT_7 — SCT 输出 7。定时器 1 的匹配输出 3。 EMC_A6 — 外部存储器地址线 6。 R — 保留功能。 R — 保留功能。 SSP0_MISO — SSP0 主机输入从机输出。 R — 保留功能。 R — 保留功能。 I/O I I/O I/O I/O I I I/O I/O O I/O I/O -

I; PU I/O

P0_1

M2

x

G1

50

34

23

[3]

I; PU I/O

P1_0

P2

x

H1

54

38

25

[3]

I; PU I/O

P1_1

R2

x

K2

58

42

28

[3]

I; PU I/O

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 8 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 GPIO0[9] — 通用数字输入 / 输出引脚。启动引脚(见 表 5) 。 CTOUT_6 — SCT 输出 6。定时器 1 的匹配输出 2。 EMC_A7 — 外部存储器地址线 7。 R — 保留功能。 R — 保留功能。 SSP0_MOSI — SSP0 主机输入从机输出。 R — 保留功能。 R — 保留功能。 GPIO0[10] — 通用数字输入 / 输出引脚。 CTOUT_8 — SCT 输出 8。定时器 2 的匹配输出 0。 R — 保留功能。 EMC_OE — 低电平有效输出使能信号。 USB0_IND1 — USB0 端口 LED 指示灯控制输出 1。 SSP1_MISO — SSP1 主机输入从机输出。 R — 保留功能。 SD_RST — MMC4.4 卡的 SD/MMC 复位信号。 GPIO0[11] — 通用数字输入 / 输出引脚。 CTOUT_9 — SCT 输出 9。定时器 2 的匹配输出 1。 R — 保留功能。 EMC_BLS0 — 低电平有效“字节通道”选择信号 0。 USB0_IND0 — USB0 端口 LED 指示灯控制 输出 0。 SSP1_MOSI — SSP1 主机输出从机输入。 R — 保留功能。 SD_VOLT1 — SD/MMC 总线电压选择输出 1。 GPIO1[8] — 通用数字输入 / 输出引脚。 CTOUT_10 — SCT 输出 10。 定时器 2 的匹配输出 2。 R — 保留功能。 EMC_CS0 — 低电平有效芯片选择 0 信号。 USB0_PWR_FAULT — 端口电源故障信号,指示过 流状态;该信号监控 USB 总线上的过流状态(需要外 部电路来检测过流条件) 。 SSP1_SSEL — SSP1 的从机选择。 R — 保留功能。 SD_POW — SD/MMC 卡电源监控输出。 O I/O I/O O O O I/O O O O O I/O O O O O I/O O

P1_2

R3

x

K1

60

43

29

[3]

I; PU I/O

P1_3

P5

x

J1

61

44

30

[3]

I; PU I/O

P1_4

T3

x

J2

64

47

32

[3]

I; PU I/O

P1_5

R5

x

J4

65

48

33

[3]

I; PU I/O

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 9 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 GPIO1[9] — 通用数字输入 / 输出引脚。 CTIN_5 — SCT 输入 5。定时器 2 的捕获输入 2。 R — 保留功能。 EMC_WE — 低电平有效写使能信号。 R — 保留功能。 R — 保留功能。 R — 保留功能。 SD_CMD — SD/MMC 命令信号。 GPIO1[0] — 通用数字输入 / 输出引脚。 U1_DSR — UART1 数据设置就绪输入。 CTOUT_13 — SCT 输出 13。 定时器 3 的匹配输出 1。 EMC_D0 — 外部存储器数据线 0。 USB0_PPWR — VBUS 驱动信号 (发送至外部充电 泵或电源管理单元);指示 VBUS 必须被驱动 (有效 高电平) 。 增加了下拉电阻以在复位时禁用电源开关。与恩智浦 LPC 其它产品使用的 USB_PPWR 相比,该信号拥有 相反的极性。 R — 保留功能。 R — 保留功能。 R — 保留功能。 GPIO1[1] — 通用数字输入 / 输出引脚。 U1_DTR — UART1 数据终端就绪输出。 CTOUT_12 — SCT 输出 12。 定时器 3 的匹配输出 0。 EMC_D1 — 外部存储器数据线 1。 R — 保留功能。 R — 保留功能。 R — 保留功能。 SD_VOLT0 — SD/MMC 总线电压选择输出 0。 GPIO1[2] — 通用数字输入 / 输出引脚。 U1_RTS — UART1 请求发送输出。 CTOUT_11 — SCT 输出 11。 定时器 2 的匹配输出 3。 EMC_D2 — 外部存储器数据线 2。 R — 保留功能。 R — 保留功能。 R — 保留功能。 SD_DAT0 — SD/MMC 数据总线 0。 I O I/O I O I/O O O O I/O O O O I/O I/O

P1_6

T4

x

K4

67

49

34

[3]

I; PU I/O

P1_7

T5

x

G4

69

50

35

[3]

I; PU I/O

P1_8

R7

x

H5

71

51

36

[3]

I; PU I/O

P1_9

T7

x

J5

73

52

37

[3]

I; PU I/O

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 10 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 GPIO1[3] — 通用数字输入 / 输出引脚。 U1_RI — UART1 振铃指示器输入。 CTOUT_14 — SCT 输出 14。 定时器 3 的匹配输出 2。 EMC_D3 — 外部存储器数据线 3。 R — 保留功能。 R — 保留功能。 R — 保留功能。 SD_DAT1 — SD/MMC 数据总线 1。 GPIO1[4] — 通用数字输入 / 输出引脚。 U1_CTS — UART1 准许发送输入。 CTOUT_15 — SCT 输出 15。 定时器 3 的匹配输出 3。 EMC_D4 — 外部存储器数据线 4。 R — 保留功能。 R — 保留功能。 R — 保留功能。 SD_DAT2 — SD/MMC 数据总线 2。 GPIO1[5] — 通用数字输入 / 输出引脚。 U1_DCD — UART1 数据载波检测输入。 R — 保留功能。 EMC_D5 — 外部存储器数据线 5。 T0_CAP1 — 定时器 0 的捕获输入 1。 R — 保留功能。 R — 保留功能。 SD_DAT3 — SD/MMC 数据总线 3。 GPIO1[6] — 通用数字输入 / 输出引脚。 U1_TXD — UART1 的发送器输出。 R — 保留功能。 EMC_D6 — 外部存储器数据线 6。 T0_CAP0 — 定时器 0 的捕获输入 0。 R — 保留功能。 R — 保留功能。 SD_CD — SD/MMC 卡检测输入。 I O I/O I/O I O I/O I/O I I/O I I/O O I/O I I

P1_10

R8

x

H6

75

53

38

[3]

I; PU I/O

P1_11

T9

x

J7

77

55

39

[3]

I; PU I/O

P1_12

R9

x

K7

78

56

40

[3]

I; PU I/O

P1_13

R10

x

H8

83

60

41

[3]

I; PU I/O

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 11 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 GPIO1[7] — 通用数字输入 / 输出引脚。 U1_RXD — UART1 的接收器输入。 R — 保留功能。 EMC_D7 — 外部存储器数据线 7。 T0_MAT2 — 定时器 0 的匹配输出 2。 R — 保留功能。 R — 保留功能。 R — 保留功能。 GPIO0[2] — 通用数字输入 / 输出引脚。 U2_TXD — USART2 的发送器输出。 R — 保留功能。 ENET_RXD0 — 以太网接收数据 0 (RMII/MII 接口) 。 T0_MAT1 — 定时器 0 的匹配输出 1。 R — 保留功能。 R — 保留功能。 R — 保留功能。 GPIO0[3] — 通用数字输入 / 输出引脚。 U2_RXD — USART2 的接收器输入。 R — 保留功能。 ENET_CRS — 以太网载波感应 (MII 接口) 。 T0_MAT0 — 定时器 0 的匹配输出 0。 R — 保留功能。 R — 保留功能。 ENET_RX_DV — 以太网接收数据有效 (RMII/MII 接 口) 。 GPIO0[12] — 通用数字输入 / 输出引脚。 U2_UCLK — 同步模式下 USART2 的串行时钟输入 / 输出。 R — 保留功能。 ENET_MDIO — 以太网 MIIM 数据输入和输出。 T0_CAP3 — 定时器 0 的捕获输入 3。 CAN1_TD — CAN1 发送器输出。 R — 保留功能。 R — 保留功能。 I I/O O O I O I I O I I/O I/O I O -

P1_14

R11

x

J8

85

61

42

[3]

I; PU I/O

P1_15

T12

x

K8

87

62

43

[3]

I; PU I/O

P1_16

M7

x

H9

90

64

44

[3]

I; PU I/O

P1_17

M8

x

H10 93

66

45

[4]

I; PU I/O

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 12 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 GPIO0[13] — 通用数字输入 / 输出引脚。 U2_DIR — USART2 RS-485/EIA-485 输出使能 / 方向 控制。 R — 保留功能。 ENET_TXD0 — 以太网发送数据 0(RMII/MII 接口) 。 T0_MAT3 — 定时器 0 的匹配输出 3。 CAN1_RD — CAN1 接收器输入。 R — 保留功能。 R — 保留功能。 ENET_TX_CLK (ENET_REF_CLK) — 以太网发射时 钟 (MII 接口)或以太网参考时钟 (RMII 接口) 。 SSP1_SCK — SSP1 的串行时钟。 R — 保留功能。 R — 保留功能。 CLKOUT — 时钟输出引脚。 R — 保留功能。 I2S0_RX_MCLK — I2S 接收主机时钟。 I2S1_TX_SCK — 发送时钟。由主机驱动,由从机接 收。对应于 I2S 总线规范中的 SCK 信号。 GPIO0[15] — 通用数字输入 / 输出引脚。 SSP1_SSEL — SSP1 的从机选择。 R — 保留功能。 ENET_TXD1 — 以太网发送数据 1(RMII/MII 接口) 。 T0_CAP2 — 定时器 0 的捕获输入 2。 R — 保留功能。 R — 保留功能。 R — 保留功能。 I/O O O I I/O O O I/O I/O O I -

P1_18

N12

x

J10

95

67

46

[3]

I; PU I/O

P1_19

M11

x

K9

96

68

47

[3]

I; PU I

P1_20

M10

x

K10 100 70

48

[3]

I; PU I/O

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 13 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 R — 保留功能。 U0_TXD — USART0 的发送器输出。 EMC_A13 — 外部存储器地址线 13。 USB0_PPWR — VBUS 驱动信号 (发送至外部充电 泵或电源管理单元);指示 VBUS 必须被驱动 (有效 高电平) 。 增加了下拉电阻以在复位时禁用电源开关。与恩智浦 LPC 其它产品使用的 USB_PPWR 相比,该信号拥有 相反的极性。 I/O I O GPIO5[0] — 通用数字输入 / 输出引脚。 R — 保留功能。 T3_CAP0 — 定时器 3 的捕获输入 0。 ENET_MDC — 以太网 MIIM 时钟。 R — 保留功能。 U0_RXD — USART0 的接收器输入。 EMC_A12 — 外部存储器地址线 12。 USB0_PWR_FAULT — 端口电源故障信号,指示过 流状态;该信号监控 USB 总线上的过流状态(需要外 部电路来检测过流条件) 。 GPIO5[1] — 通用数字输入 / 输出引脚。 R — 保留功能。 T3_CAP1 — 定时器 3 的捕获输入 1。 R — 保留功能。 R — 保留功能。 U0_UCLK — 同步模式下 USART0 的串行时钟输入 / 输出。 EMC_A11 — 外部存储器地址线 11。 USB0_IND1 — USB0 端口 LED 指示灯控制输出 1。 GPIO5[2] — 通用数字输入 / 输出引脚。 CTIN_6 — SCT 输入 6。定时器 1 的捕获输入 3。 T3_CAP2 — 定时器 3 的捕获输入 2。 R — 保留功能。 O I/O O I I/O O I/O I I/O I/O O I/O I I -

P2_0

T16

x

G10 108 75

50

[3]

I; PU -

P2_1

N15

x

G7

116

81

54

[3]

I; PU -

P2_2

M15

x

F5

121 84

56

[3]

I; PU -

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 14 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 R — 保留功能。 I2C1_SDA — I2C1 数据输入 / 输出 (此引脚不使用专 用的 I2C pad) 。 U3_TXD — USART3 的发送器输出。 CTIN_1 — SCT 输入 1。 定时器 0 的捕获输入 1。 定时 器 2 的捕获输入 1。 GPIO5[3] — 通用数字输入 / 输出引脚。 R — 保留功能。 T3_MAT0 — 定时器 3 的匹配输出 0。 USB0_PPWR — VBUS 驱动信号 (发送至外部充电 泵或电源管理单元);指示 VBUS 必须被驱动 (有效 高电平) 。 增加了下拉电阻以在复位时禁用电源开关。与恩智浦 LPC 其它产品使用的 USB_PPWR 相比,该信号拥有 相反的极性。 I/O O I I/O O O R — 保留功能。 I2C1_SCL — I2C1 时钟输入 / 输出 (此引脚不使用专 用的 I2C pad) 。 U3_RXD — USART3 的接收器输入。 CTIN_0 — SCT 输入 0。定时器 0、1、2、3 的捕获输 入 0。 GPIO5[4] — 通用数字输入 / 输出引脚。 R — 保留功能。 T3_MAT1 — 定时器 3 的匹配输出 1。 USB0_PWR_FAULT — 端口电源故障信号,指示过 流状态;该信号监控 USB 总线上的过流状态(需要外 部电路来检测过流条件) 。 R — 保留功能。 CTIN_2 — SCT 输入 2。定时器 0 的捕获输入 2。 USB1_VBUS — 监控是否存在 USB1 总线供电。 注:要进行 USB 复位,该信号必须为高电平。 I I/O O O ADCTRIG1 — ADC 触发器输入 1。 GPIO5[5] — 通用数字输入 / 输出引脚。 R — 保留功能。 T3_MAT2 — 定时器 3 的匹配输出 2。 USB0_IND0 — USB0 端口 LED 指示灯控制 输出 0。 I/O I I I/O O O I I

P2_3

J12

x

D8

127 87

57

[4]

I; PU -

P2_4

K11

x

D9

128 88

58

[4]

I; PU -

P2_5

K14

x

D10 131 91

61

[4]

I; PU -

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 15 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 R — 保留功能。 U0_DIR — USART0 RS-485/EIA-485 输出使能 / 方向 控制。 EMC_A10 — 外部存储器地址线 10。 USB0_IND0 — USB0 端口 LED 指示灯控制 输出 0。 GPIO5[6] — 通用数字输入 / 输出引脚。 CTIN_7 — SCT 输入 7。 T3_CAP3 — 定时器 3 的捕获输入 3。 R — 保留功能。 GPIO0[7] — 通用数字输入/输出引脚。 ISP输入引脚。 如果该引脚在复位时被拉低,则器件使用 USART0 进 入 ISP 模式。 CTOUT_1 — SCT 输出 1。定时器 0 的匹配输出 1。 U3_UCLK — 同步模式下 USART3 的串行时钟输入 / 输出。 EMC_A9 — 外部存储器地址线 9。 R — 保留功能。 R — 保留功能。 T3_MAT3 — 定时器 3 的匹配输出 3。 R — 保留功能。 R — 保留功能。启动引脚 (参见表 5) CTOUT_0 — SCT 输出 0。定时器 0 的匹配输出 0。 U3_DIR — USART3 RS-485/EIA-485 输出使能 / 方向 控制。 EMC_A8 — 外部存储器地址线 8。 GPIO5[7] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 GPIO1[10] — 通用数字输入 / 输出引脚。 启动引脚 (见 表 5) 。 CTOUT_3 — SCT 输出 3。定时器 0 的匹配输出 3。 U3_BAUD — USART3 波特引脚。 EMC_A0 — 外部存储器地址线 0。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。
? NXP B.V. 2012。 版权所有。

P2_6

K16

x

G9

137 95

64

[3]

I; PU I/O I/O O I/O I I -

P2_7

H14

x

C10 138 96

65

[3]

I; PU I/O

O I/O I/O O P2_8 J16 x C6 140 98 67
[3]

I; PU O I/O I/O I/O -

P2_9

H16

x

B10 144 102 70

[3]

I; PU I/O O I/O I/O -

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 16 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 GPIO0[14] — 通用数字输入 / 输出引脚。 CTOUT_2 — SCT 输出 2。定时器 0 的匹配输出 2。 U2_TXD — USART2 的发送器输出。 EMC_A1 — 外部存储器地址线 1。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 GPIO1[11] — 通用数字输入 / 输出引脚。 CTOUT_5 — SCT 输出 5。定时器 1 的匹配输出 1。 U2_RXD — USART2 的接收器输入。 EMC_A2 — 外部存储器地址线 2。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 GPIO1[12] — 通用数字输入 / 输出引脚。 CTOUT_4 — SCT 输出 4。定时器 1 的匹配输出 0。 R — 保留功能。 EMC_A3 — 外部存储器地址线 3。 R — 保留功能。 R — 保留功能。 R — 保留功能。 U2_UCLK — 同步模式下 USART2 的串行时钟输入 / 输出。 GPIO1[13] — 通用数字输入 / 输出引脚。 CTIN_4 — SCT 输入 4。定时器 1 的捕获输入 2。 R — 保留功能。 EMC_A4 — 外部存储器地址线 4。 R — 保留功能。 R — 保留功能。 R — 保留功能。 U2_DIR — USART2 RS-485/EIA-485 输出使能 / 方向 控制。 O O I/O O I I/O O I/O I/O I I/O I/O

P2_10

G16

x

E8

146 104 71

[3]

I; PU I/O

P2_11

F16

x

A9

148 105 72

[3]

I; PU I/O

P2_12

E15

x

B9

153 106 73

[3]

I; PU I/O

P2_13

C16

x

A10 156 108 75

[3]

I; PU I/O

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 17 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 I2S0_RX_SCK — I2S 接收时钟。由主机驱动,由从机 接收。对应于 I2S 总线规范中的 SCK 信号。 I2S0_RX_MCLK — I2S 接收主机时钟。 I2S0_TX_SCK — 发送时钟。由主机驱动,由从机接 收。对应于 I2S 总线规范中的 SCK 信号。 I2S0_TX_MCLK — I2S 发送主机时钟。 SSP0_SCK — SSP0 的串行时钟。 R — 保留功能。 R — 保留功能。 R — 保留功能。 I2S0_TX_WS — 发送字选择。由主机驱动,由从机接 收。对应于 I2S 总线规范中的 WS 信号。 I2S0_RX_WS — 接收字选择。由主机驱动,由从机接 收。对应于 I2S 总线规范中的 WS 信号。 CAN0_RD — CAN 接收器输入。 USB1_IND1 — USB1 端口 LED 指示灯控制输出 1。 GPIO5[8] — 通用数字输入 / 输出引脚。 R — 保留功能。 LCD_VD15 — LCD 数据。 R — 保留功能。 I2S0_TX_SDA — I2S 发送数据。由发送器驱动,由接 收器读取。对应于 I2S 总线规范中的 SD 信号。 I2S0_RX_SDA — I2S 接收数据。由发送器驱动,由接 收器读取。对应于 I2S 总线规范中的 SD 信号。 CAN0_TD — CAN 发送器输出。 USB1_IND0 — USB1 端口 LED 指示灯控制输出 0。 GPIO5[9] — 通用数字输入 / 输出引脚。 R — 保留功能。 LCD_VD14 — LCD 数据。 R — 保留功能。 R — 保留功能。 R — 保留功能。 SSP0_SCK — SSP0 的串行时钟。 SPIFI_SCK — SPIFI 的串行时钟。 CGU_OUT1 — CGU 备用时钟输出 1。 R — 保留功能。 I2S0_TX_MCLK — I2S 发送主机时钟。 I2S1_TX_SCK — 发送时钟。由主机驱动,由从机接 收。对应于 I2S 总线规范中的 SCK 信号。
? NXP B.V. 2012。 版权所有。

P3_0

F13

x

A8

161 112

78

[3]

I; PU I/O O I/O O I/O -

P3_1

G11

x

F7

163 114

79

[3]

I; PU I/O I/O I O I/O O -

P3_2

F11

x

G6

166 116

80

[3]

I; PU I/O I/O O O I/O O -

P3_3

B14

x

A7

169 118

81

[5]

I; PU I/O O O O I/O

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 18 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 GPIO1[14] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 SPIFI_SIO3 — SPIFI 的 I/O 通道 3。 U1_TXD — UART1 的发送器输出。 I2S0_TX_WS — 发送字选择。由主机驱动,由从机接 收。对应于 I2S 总线规范中的 WS 信号。 I2S1_RX_SDA — I2S1 接收数据。由发送器驱动,由 接收器读取。对应于 I2S 总线规范中的 SD 信号。 LCD_VD13 — LCD 数据。 GPIO1[15] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 SPIFI_SIO2 — SPIFI 的 I/O 通道 2。 U1_RXD — UART1 的接收器输入。 I2S0_TX_SDA — I2S 发送数据。由发送器驱动,由接 收器读取。对应于 I2S 总线规范中的 SD 信号。 I2S1_RX_WS — 接收字选择。由主机驱动,由从机接 收。对应于 I2S 总线规范中的 WS 信号。 LCD_VD12 — LCD 数据。 GPIO0[6] — 通用数字输入 / 输出引脚。 R — 保留功能。 SSP0_SSEL — SSP0 的从机选择。 SPIFI_MISO — SPIFI 四通道模式下的输入 1 ; SPIFI 输出 IO1。 R — 保留功能。 SSP0_MISO — SSP0 主机输入从机输出。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 SSP0_MISO — SSP0 主机输入从机输出。 SPIFI_MOSI — SPIFI 四通道模式下的输入 0 ; SPIFI 输出 IO0。 GPIO5[10] — 通用数字输入 / 输出引脚。 SSP0_MOSI — SSP0 主机输出从机输入。 R — 保留功能。 R — 保留功能。 I/O O I/O I/O O I/O I I/O I/O O I/O I/O I/O I/O I/O I/O I/O -

P3_4

A15

x

B8

171 119

82

[3]

I; PU I/O

P3_5

C12

x

B7

173 121 84

[3]

I; PU I/O

P3_6

B13

x

C7

174 122 85

[3]

I; PU I/O

P3_7

C11

x

D7

176 123 86

[3]

I; PU -

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 19 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 R — 保留功能。 R — 保留功能。 SSP0_MOSI — SSP0 主机输出从机输入。 SPIFI_CS — SPIFI 串行闪存芯片选择。 GPIO5[11] — 通用数字输入 / 输出引脚。 SSP0_SSEL — SSP0 的从机选择。 R — 保留功能。 R — 保留功能。 GPIO2[0] — 通用数字输入 / 输出引脚。 MCOA0 — 电机控制 PWM 通道 0,输出 A。 NMI — NMI 外部中断输入。 R — 保留功能。 R — 保留功能。 LCD_VD13 — LCD 数据。 U3_UCLK — 同步模式下 USART3 的串行时钟输入 / 输出。 R — 保留功能。 GPIO2[1] — 通用数字输入 / 输出引脚。 CTOUT_1 — SCT 输出 1。定时器 0 的匹配输出 1。 LCD_VD0 — LCD 数据。 R — 保留功能。 R — 保留功能。 LCD_VD19 — LCD 数据。 U3_TXD — USART3 的发送器输出。 ENET_COL — 以太网冲突检测 (MII 接口) 。 ADC0_1 — ADC0,输入通道 1。 GPIO2[2] — 通用数字输入 / 输出引脚。 CTOUT_0 — SCT 输出 0。定时器 0 的匹配输出 0。 LCD_VD3 — LCD 数据。 R — 保留功能。 R — 保留功能。 LCD_VD12 — LCD 数据。 U3_RXD — USART3 的接收器输入。 R — 保留功能。 I/O I/O I/O I/O O I O I/O O O O O I I O O O I -

P3_8

C10

x

E7

179 124 87

[3]

I; PU -

P4_0

D5

x

-

1

1

-

[3]

I; PU I/O

P4_1

A1

x

-

3

3

-

[6]

I; PU I/O

P4_2

D3

x

-

12

8

-

[3]

I; PU I/O

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 20 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 GPIO2[3] — 通用数字输入 / 输出引脚。 CTOUT_3 — SCT 输出 3。定时器 0 的匹配输出 3。 LCD_VD2 — LCD 数据。 R — 保留功能。 R — 保留功能。 LCD_VD21 — LCD 数据。 U3_BAUD — 波特引脚 USART3。 R — 保留功能。 ADC0_0 — ADC0,输入通道 0。 GPIO2[4] — 通用数字输入 / 输出引脚。 CTOUT_2 — SCT 输出 2。定时器 0 的匹配输出 2。 LCD_VD1 — LCD 数据。 R — 保留功能。 R — 保留功能。 LCD_VD20 — LCD 数据。 U3_DIR — USART3 RS-485/EIA-485 输出使能 / 方向 控制。 R — 保留功能。 DAC — DAC 输出。 GPIO2[5] — 通用数字输入 / 输出引脚。 CTOUT_5 — SCT 输出 5。定时器 1 的匹配输出 1。 LCD_FP — 帧脉冲 (STN)。垂直同步脉冲 (TFT)。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 GPIO2[6] — 通用数字输入 / 输出引脚。 CTOUT_4 — SCT 输出 4。定时器 1 的匹配输出 0。 LCD_ENAB/LCDM — STN 交流偏置驱动或 TFT 数据 使能输入。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 O O O I/O I O O O I/O O O O O O -

P4_3

C2

x

-

10

7

-

[6]

I; PU I/O

P4_4

B1

x

-

14

9

-

[6]

I; PU I/O

P4_5

D2

x

-

15

10

-

[3]

I; PU I/O

P4_6

C1

x

-

17

11

-

[3]

I; PU I/O

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 21 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 O I I/O I/O LCD_DCLK — LCD 面板时钟。 GP_CLKIN — CGU 通用时钟输入。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 I2S1_TX_SCK — 发送时钟。由主机驱动,由从机接 收。对应于 I2S 总线规范中的 SCK 信号。 I2S0_TX_SCK — 发送时钟。由主机驱动,由从机接 收。对应于 I2S 总线规范中的 SCK 信号。 R — 保留功能。 CTIN_5 — SCT 输入 5。定时器 2 的捕获输入 2。 LCD_VD9 — LCD 数据。 R — 保留功能。 GPIO5[12] — 通用数字输入 / 输出引脚。 LCD_VD22 — LCD 数据。 CAN1_TD — CAN1 发送器输出。 R — 保留功能。 R — 保留功能。 CTIN_6 — SCT 输入 6。定时器 1 的捕获输入 3。 LCD_VD11 — LCD 数据。 R — 保留功能。 GPIO5[13] — 通用数字输入 / 输出引脚。 LCD_VD15 — LCD 数据。 CAN1_RD — CAN1 接收器输入。 R — 保留功能。 R — 保留功能。 CTIN_2 — SCT 输入 2。定时器 0 的捕获输入 2。 LCD_VD10 — LCD 数据。 R — 保留功能。 GPIO5[14] — 通用数字输入 / 输出引脚。 LCD_VD14 — LCD 数据。 R — 保留功能。 R — 保留功能。 I O I/O O O I O I/O O I I O I/O O -

P4_7

H4

x

-

21

14

-

[3]

O; PU

P4_8

E2

x

-

23

15

-

[3]

I; PU -

P4_9

L2

x

-

48

33

-

[3]

I; PU -

P4_10

M3

x

-

51

35

-

[3]

I; PU -

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 22 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 GPIO2[9] — 通用数字输入 / 输出引脚。 MCOB2 — 电机控制 PWM 通道 2,输出 B。 EMC_D12 — 外部存储器数据线 12。 R — 保留功能。 U1_DSR — UART1 数据设置就绪输入。 T1_CAP0 — 定时器 1 的捕获输入 0。 R — 保留功能。 R — 保留功能。 GPIO2[10] — 通用数字输入 / 输出引脚。 MCI2 — 电机控制 PWM 通道 2,输入。 EMC_D13 — 外部存储器数据线 13。 R — 保留功能。 U1_DTR — UART1 数据终端就绪输出。也可配置为 UART 1 的 RS-485/EIA-485 输出使能信号。 T1_CAP1 — 定时器 1 的捕获输入 1。 R — 保留功能。 R — 保留功能。 GPIO2[11] — 通用数字输入 / 输出引脚。 MCI1 — 电机控制 PWM 通道 1,输入。 EMC_D14 — 外部存储器数据线 14。 R — 保留功能。 U1_RTS — UART1 请求发送输出。 也可配置为 UART 1 的 RS-485/EIA-485 输出使能信号。 T1_CAP2 — 定时器 1 的捕获输入 2。 R — 保留功能。 R — 保留功能。 GPIO2[12] — 通用数字输入 / 输出引脚。 MCI0 — 电机控制 PWM 通道 0,输入。 EMC_D15 — 外部存储器数据线 15。 R — 保留功能。 U1_RI — UART1 振铃指示器输入。 T1_CAP3 — 定时器 1 的捕获输入 3。 R — 保留功能。 R — 保留功能。 O I/O I I I I/O O I I I/O O I I I/O I I -

P5_0

N3

x

-

53

37

-

[3]

I; PU I/O

P5_1

P3

x

-

55

39

-

[3]

I; PU I/O

P5_2

R4

x

-

63

46

-

[3]

I; PU I/O

P5_3

T8

x

-

76

54

-

[3]

I; PU I/O

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 23 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 GPIO2[13] — 通用数字输入 / 输出引脚。 MCOB0 — 电机控制 PWM 通道 0,输出 B。 EMC_D8 — 外部存储器数据线 8。 R — 保留功能。 U1_CTS — UART1 准许发送输入。 T1_MAT0 — 定时器 1 的匹配输出 0。 R — 保留功能。 R — 保留功能。 GPIO2[14] — 通用数字输入 / 输出引脚。 MCOA1 — 电机控制 PWM 通道 1,输出 A。 EMC_D9 — 外部存储器数据线 9。 R — 保留功能。 U1_DCD — UART1 数据载波检测输入。 T1_MAT1 — 定时器 1 的匹配输出 1。 R — 保留功能。 R — 保留功能。 GPIO2[15] — 通用数字输入 / 输出引脚。 MCOB1 — 电机控制 PWM 通道 1,输出 B。 EMC_D10 — 外部存储器数据线 10。 R — 保留功能。 U1_TXD — UART1 的发送器输出。 T1_MAT2 — 定时器 1 的匹配输出 2。 R — 保留功能。 R — 保留功能。 GPIO2[7] — 通用数字输入 / 输出引脚。 MCOA2 — 电机控制 PWM 通道 2,输出 A。 EMC_D11 — 外部存储器数据线 11。 R — 保留功能。 U1_RXD — UART1 的接收器输入。 T1_MAT3 — 定时器 1 的匹配输出 3。 R — 保留功能。 R — 保留功能。 O I/O I O O I/O I O O I/O O O O I/O I O -

P5_4

P9

x

-

80

57

-

[3]

I; PU I/O

P5_5

P10

x

-

81

58

-

[3]

I; PU I/O

P5_6

T13

x

-

89

63

-

[3]

I; PU I/O

P5_7

R12

x

-

91

65

-

[3]

I; PU I/O

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 24 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 R — 保留功能。 I2S0_RX_MCLK — I2S 接收主机时钟。 R — 保留功能。 R — 保留功能。 I2S0_RX_SCK — 接收时钟。由主机驱动,由从机接 收。对应于 I2S 总线规范中的 SCK 信号。 R — 保留功能。 R — 保留功能。 R — 保留功能。 GPIO3[0] — 通用数字输入 / 输出引脚。 EMC_DYCS1 — SDRAM 芯片选择 1。 U0_UCLK — 同步模式下 USART0 的串行时钟输入 / 输出。 I2S0_RX_WS — 接收字选择。由主机驱动,由从机接 收。对应于 I2S 总线规范中的 WS 信号。 R — 保留功能。 T2_CAP0 — 定时器 2 的捕获输入 2。 R — 保留功能。 R — 保留功能。 GPIO3[1] — 通用数字输入 / 输出引脚。 EMC_CKEOUT1 — SDRAM 时钟使能 1。 U0_DIR — USART0 RS-485/EIA-485 输出使能 / 方向 控制。 I2S0_RX_SDA — I2S 接收数据。由发送器驱动,由接 收器读取。对应于 I2S 总线规范中的 SD 信号。 R — 保留功能。 T2_CAP1 — 定时器 2 的捕获输入 1。 R — 保留功能。 R — 保留功能。 O I/O O I/O I/O I O I/O I/O I -

P6_0

M12

x

H7

105 73

-

[3]

I; PU -

P6_1

R15

x

G5

107 74

-

[3]

I; PU I/O

P6_2

L13

x

J9

111

78

-

[3]

I; PU I/O

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 25 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 GPIO3[2] — 通用数字输入 / 输出引脚。 USB0_PPWR — VBUS 驱动信号 (发送至外部充电 泵或电源管理单元);指示 VBUS 必须被驱动 (有效 高电平) 。 增加了下拉电阻以在复位时禁用电源开关。与恩智浦 LPC 其它产品使用的 USB_PPWR 相比,该信号拥有 相反的极性。 O I R — 保留功能。 EMC_CS1 — 低电平有效芯片选择 1 信号。 R — 保留功能。 T2_CAP2 — 定时器 2 的捕获输入 2。 R — 保留功能。 R — 保留功能。 GPIO3[3] — 通用数字输入 / 输出引脚。 CTIN_6 — SCT 输入 6。定时器 3 的捕获输入 1。 U0_TXD — USART0 的发送器输出。 EMC_CAS — 低电平有效 SDRAM 列地址选通。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 GPIO3[4] — 通用数字输入 / 输出引脚。 CTOUT_6 — SCT 输出 6。定时器 1 的匹配输出 2。 U0_RXD — USART0 的接收器输入。 EMC_RAS — 低电平有效 SDRAM 行地址选通。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 GPIO0[5] — 通用数字输入 / 输出引脚。 EMC_BLS1 — 低电平有效“字节通道”选择信号 1。 R — 保留功能。 USB0_PWR_FAULT — 端口电源故障信号,指示过 流状态;该信号监控 USB 总线上的过流状态(需要外 部电路来检测过流条件) 。 R — 保留功能。 T2_CAP3 — 定时器 2 的捕获输入 3。 R — 保留功能。 R — 保留功能。
? NXP B.V. 2012。 版权所有。

P6_3

P15

x

-

113

79

-

[3]

I; PU I/O O

P6_4

R16

x

F6

114

80

53

[3]

I; PU I/O I O O -

P6_5

P16

x

F9

117

82

55

[3]

I; PU I/O O I O -

P6_6

L14

x

-

119

83

-

[3]

I; PU I/O O O

I LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 26 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 R — 保留功能。 EMC_A15 — 外部存储器地址线 15。 R — 保留功能。 USB0_IND1 — USB0 端口 LED 指示灯控制输出 1。 GPIO5[15] — 通用数字输入 / 输出引脚。 T2_MAT0 — 定时器 2 的匹配输出 0。 R — 保留功能。 R — 保留功能。 R — 保留功能。 EMC_A14 — 外部存储器地址线 14。 R — 保留功能。 USB0_IND0 — USB0 端口 LED 指示灯控制输出 0。 GPIO5[16] — 通用数字输入 / 输出引脚。 T2_MAT1 — 定时器 2 的匹配输出 1。 R — 保留功能。 R — 保留功能。 GPIO3[5] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 EMC_DYCS0 — SDRAM 芯片选择 0。 R — 保留功能。 T2_MAT2 — 定时器 2 的匹配输出 2。 R — 保留功能。 R — 保留功能。 GPIO3[6] — 通用数字输入 / 输出引脚。 低电平有效紧急停机。 MCABORT — 电机控制PWM, R — 保留功能。 EMC_DQMOUT1 — 数据屏蔽 1,用于 SDRAM 和静 态设备。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 I/O O I/O O I/O O I/O O O O O O -

P6_7

J13

x

-

123 85

-

[3]

I; PU -

P6_8

H13

x

-

125 86

-

[3]

I; PU -

P6_9

J15

x

F8

139 97

66

[3]

I; PU I/O

P6_10

H15

x

-

142 100 -

[3]

I; PU I/O

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 27 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 GPIO3[7] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 EMC_CKEOUT0 — SDRAM 时钟使能 0。 R — 保留功能。 T2_MAT3 — 定时器 2 的匹配输出 3。 R — 保留功能。 R — 保留功能。 GPIO2[8] — 通用数字输入 / 输出引脚。 CTOUT_7 — SCT 输出 7。定时器 1 的匹配输出 3。 R — 保留功能。 EMC_DQMOUT0 — 数据屏蔽 0,用于 SDRAM 和静 态设备。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 GPIO3[8] — 通用数字输入 / 输出引脚。 CTOUT_14 — SCT 输出 14。 定时器 3 的匹配输出 2。 R — 保留功能。 LCD_LE — 行结束信号。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 GPIO3[9] — 通用数字输入 / 输出引脚。 CTOUT_15 — SCT 输出 15。 定时器 3 的匹配输出 3。 I2S0_TX_WS — 发送字选择。由主机驱动,由从机接 收。对应于 I2S 总线规范中的 WS 信号。 LCD_VD19 — LCD 数据。 LCD_VD7 — LCD 数据。 R — 保留功能。 U2_TXD — USART2 的发送器输出。 R — 保留功能。 O O O O O O O I/O O O O -

P6_11

H12

x

C9

143 101 69

[3]

I; PU I/O

P6_12

G15

x

-

145 103 -

[3]

I; PU I/O

P7_0

B16

x

-

158 110

-

[3]

I; PU I/O

P7_1

C14

x

-

162 113

-

[3]

I; PU I/O

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 28 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 GPIO3[10] — 通用数字输入 / 输出引脚。 CTIN_4 — SCT 输入 4。定时器 1 的捕获输入 2。 I2S0_TX_SDA — I2S 发送数据。由发送器驱动,由接 收器读取。对应于 I2S 总线规范中的 SD 信号。 LCD_VD18 — LCD 数据。 LCD_VD6 — LCD 数据。 R — 保留功能。 U2_RXD — USART2 的接收器输入。 R — 保留功能。 GPIO3[11] — 通用数字输入 / 输出引脚。 CTIN_3 — SCT 输入 3。定时器 1 的捕获输入 1。 R — 保留功能。 LCD_VD17 — LCD 数据。 LCD_VD5 — LCD 数据。 R — 保留功能。 R — 保留功能。 R — 保留功能。 GPIO3[12] — 通用数字输入 / 输出引脚。 CTOUT_13 — SCT 输出 13。 定时器 3 的匹配输出 1。 R — 保留功能。 LCD_VD16 — LCD 数据。 LCD_VD4 — LCD 数据。 TRACEDATA[0] — 线路数据、位 0。 R — 保留功能。 R — 保留功能。 ADC0_4 — ADC0,输入通道 4。 GPIO3[13] — 通用数字输入 / 输出引脚。 CTOUT_12 — SCT 输出 12。 定时器 3 的匹配输出 0。 R — 保留功能。 LCD_VD8 — LCD 数据。 LCD_VD23 — LCD 数据。 TRACEDATA[1] — 线路数据、位 1。 R — 保留功能。 R — 保留功能。 ADC0_3 — ADC0,输入通道 3。 I I/O O O I I O O O O O O I O O O O I

P7_2

A16

x

-

165 115

-

[3]

I; PU I/O

P7_3

C13

x

-

167 117

-

[3]

I; PU I/O

P7_4

C8

x

-

189 132 -

[3]

I; PU I/O

P7_5

A7

x

-

191 133 -

[6]

I; PU I/O

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 29 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 GPIO3[14] — 通用数字输入 / 输出引脚。 CTOUT_11 — SCT 输出 1。定时器 2 的匹配输出 3。 R — 保留功能。 LCD_LP — 行同步脉冲 (STN)。 水平同步脉冲 (TFT)。 R — 保留功能。 TRACEDATA[2] — 线路数据、位 2。 R — 保留功能。 R — 保留功能。 GPIO3[15] — 通用数字输入 / 输出引脚。 CTOUT_8 — SCT 输出 8。定时器 2 的匹配输出 0。 R — 保留功能。 LCD_PWR — LCD 面板电源使能。 R — 保留功能。 TRACEDATA[3] — 线路数据、位 3。 ENET_MDC — 以太网 MIIM 时钟。 R — 保留功能。 ADC1_6 — ADC1,输入通道 6。 GPIO4[0] — 通用数字输入 / 输出引脚。 USB0_PWR_FAULT — 端口电源故障信号,指示过 流状态;该信号监控 USB 总线上的过流状态(需要外 部电路来检测过流条件) 。 R — 保留功能。 MCI2 — 电机控制 PWM 通道 2,输入。 R — 保留功能。 R — 保留功能。 R — 保留功能。 T0_MAT0 — 定时器 0 的匹配输出 0。 GPIO4[1] — 通用数字输入 / 输出引脚。 USB0_IND1 — USB0 端口 LED 指示灯控制输出 1。 R — 保留功能。 MCI1 — 电机控制 PWM 通道 1,输入。 R — 保留功能。 R — 保留功能。 R — 保留功能。 T0_MAT1 — 定时器 0 的匹配输出 1。 O O O O O O O I O I O O I O

P7_6

C7

x

-

194 134 -

[3]

I; PU I/O

P7_7

B6

x

-

201 140 -

[6]

I; PU I/O

P8_0

E5

x

-

2

-

-

[4]

I; PU I/O

P8_1

H5

x

-

34

-

-

[4]

I; PU I/O

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 30 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 GPIO4[2] — 通用数字输入 / 输出引脚。 USB0_IND0 — USB0 端口 LED 指示灯控制输出 0。 R — 保留功能。 MCI0 — 电机控制 PWM 通道 0,输入。 R — 保留功能。 R — 保留功能。 R — 保留功能。 T0_MAT2 — 定时器 0 的匹配输出 2。 GPIO4[3] — 通用数字输入 / 输出引脚。 USB1_ULPI_D2 — ULPI 链接双向数据线 2。 R — 保留功能。 LCD_VD12 — LCD 数据。 LCD_VD19 — LCD 数据。 R — 保留功能。 R — 保留功能。 T0_MAT3 — 定时器 0 的匹配输出 3。 GPIO4[4] — 通用数字输入 / 输出引脚。 USB1_ULPI_D1 — ULPI 链接双向数据线 1。 R — 保留功能。 LCD_VD7 — LCD 数据。 LCD_VD16 — LCD 数据。 R — 保留功能。 R — 保留功能。 T0_CAP0 — 定时器 0 的捕获输入 0。 GPIO4[5] — 通用数字输入 / 输出引脚。 USB1_ULPI_D0 — ULPI 链接双向数据线 0。 R — 保留功能。 LCD_VD6 — LCD 数据。 LCD_VD8 — LCD 数据。 R — 保留功能。 R — 保留功能。 T0_CAP1 — 定时器 0 的捕获输入 1。 O I O I/O O O O I/O O O I I/O O O I

P8_2

K4

x

-

36

-

-

[4]

I; PU I/O

P8_3

J3

x

-

37

-

-

[3]

I; PU I/O

P8_4

J2

x

-

39

-

-

[3]

I; PU I/O

P8_5

J1

x

-

40

-

-

[3]

I; PU I/O

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 31 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 GPIO4[6] — 通用数字输入 / 输出引脚。 USB1_ULPI_NXT — ULPI 链接 NXT 信号。 来自 PHY 的数据流控制信号。 R — 保留功能。 LCD_VD5 — LCD 数据。 LCD_LP — 行同步脉冲 (STN)。 水平同步脉冲 (TFT)。 R — 保留功能。 R — 保留功能。 T0_CAP2 — 定时器 0 的捕获输入 2。 GPIO4[7] — 通用数字输入 / 输出引脚。 USB1_ULPI_STP — ULPI 链路 STP 信号。已确认结 束或中断传输至 PHY。 R — 保留功能。 LCD_VD4 — LCD 数据。 LCD_PWR — LCD 面板电源使能。 R — 保留功能。 R — 保留功能。 T0_CAP3 — 定时器 0 的捕获输入 3。 R — 保留功能。 USB1_ULPI_CLK — ULPI 链接 CLK 信号。 PHY 生成 的 60 MHz 时钟。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 CGU_OUT0 — CGU 备用时钟输出 0。 I2S1_TX_MCLK — I2S1 发送主机时钟。 GPIO4[12] — 通用数字输入 / 输出引脚。 低电平有效紧急停机。 MCABORT — 电机控制PWM, R — 保留功能。 R — 保留功能。 R — 保留功能。 ENET_CRS — 以太网载波感应 (MII 接口) 。 R — 保留功能。 SSP0_SSEL — SSP0 的从机选择。 I O O I O O O I I O O O I I/O

P8_6

K3

x

-

43

-

-

[3]

I; PU I/O

P8_7

K1

x

-

45

-

-

[3]

I; PU I/O

P8_8

L1

x

-

49

-

-

[3]

I; PU -

P9_0

T1

x

-

59

-

-

[3]

I; PU I/O

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 32 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 GPIO4[13] — 通用数字输入 / 输出引脚。 MCOA2 — 电机控制 PWM 通道 2,输出 A。 R — 保留功能。 R — 保留功能。 I2S0_TX_WS — 发送字选择。由主机驱动,由从机接 收。对应于 I2S 总线规范中的 WS 信号。 ENET_RX_ER — 以太网接收错误 (MII 接口) 。 R — 保留功能。 SSP0_MISO — SSP0 主机输入从机输出。 GPIO4[14] — 通用数字输入 / 输出引脚。 MCOB2 — 电机控制 PWM 通道 2,输出 B。 R — 保留功能。 R — 保留功能。 I2S0_TX_SDA — I2S 发送数据。由发送器驱动,由接 收器读取。对应于 I2S 总线规范中的 SD 信号。 ENET_RXD3 — 以太网接收数据 3 (MII 接口) 。 R — 保留功能。 SSP0_MOSI — SSP0 主机输出从机输入。 GPIO4[15] — 通用数字输入 / 输出引脚。 MCOA0 — 电机控制 PWM 通道 0,输出 A。 USB1_IND1 — USB1 端口 LED 指示灯控制输出 1。 R — 保留功能。 R — 保留功能。 ENET_RXD2 — 以太网接收数据 2 (MII 接口) 。 R — 保留功能。 U3_TXD — USART3 的发送器输出。 R — 保留功能。 MCOB0 — 电机控制 PWM 通道 0,输出 B。 USB1_IND0 — USB1 端口 LED 指示灯控制输出 0。 R — 保留功能。 GPIO5[17] — 通用数字输入 / 输出引脚。 ENET_TXD2 — 以太网发送数据 2 (MII 接口) 。 R — 保留功能。 U3_RXD — USART3 的接收器输入。 O I/O I I/O O I/O I I/O O O I O O O I/O O I

P9_1

N6

x

-

66

-

-

[3]

I; PU I/O

P9_2

N8

x

-

70

-

-

[3]

I; PU I/O

P9_3

M6

x

-

79

-

-

[3]

I; PU I/O

P9_4

N10

x

-

92

-

-

[3]

I; PU -

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 33 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 R — 保留功能。 MCOA1 — 电机控制 PWM 通道 1,输出 A。 USB1_PPWR — VBUS 驱动信号 (发送至外部充电 泵或电源管理单元);指示 VBUS 必须被驱动 (有效 高电平) 。 增加了下拉电阻以在复位时禁用电源开关。与恩智浦 LPC 其它产品使用的 USB_PPWR 相比,该信号拥有 相反的极性。 I/O O O R — 保留功能。 GPIO5[18] — 通用数字输入 / 输出引脚。 ENET_TXD3 — 以太网发送数据 3 (MII 接口) 。 R — 保留功能。 U0_TXD — USART0 的发送器输出。 GPIO4[11] — 通用数字输入 / 输出引脚。 MCOB1 — 电机控制 PWM 通道 1,输出 B。 USB1_PWR_FAULT — 指示过电流状况的USB1端口 电源故障信号;此信号监控 USB1 总线上的过电流状 况 (检测过电流需要外部电路) 。 R — 保留功能。 R — 保留功能。 ENET_COL — 以太网冲突检测 (MII 接口) 。 R — 保留功能。 U0_RXD — USART0 的接收器输入。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 I2S1_RX_MCLK — I2S1 接收主机时钟。 CGU_OUT1 — CGU 备用时钟输出 1。 R — 保留功能。 GPIO4[8] — 通用数字输入 / 输出引脚。 QEI_IDX — 正交编码器接口 INDEX 输入。 R — 保留功能。 U2_TXD — USART2 的发送器输出。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。
? NXP B.V. 2012。 版权所有。

P9_5

M9

x

-

98

69

-

[3]

I; PU O O

P9_6

L11

x

-

103 72

-

[3]

I; PU I/O O O

I I PA_0 L12 x 126 [3]

I; PU O O -

PA_1

J14

x

-

134 -

-

[4]

I; PU I/O I O -

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 34 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 GPIO4[9] — 通用数字输入 / 输出引脚。 QEI_PHB — 正交编码器接口 PHB 输入。 R — 保留功能。 U2_RXD — USART2 的接收器输入。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 GPIO4[10] — 通用数字输入 / 输出引脚。 QEI_PHA — 正交编码器接口 PHA 输入。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 CTOUT_9 — SCT 输出 9。定时器 2 的匹配输出 1。 R — 保留功能。 EMC_A23 — 外部存储器地址线 23。 GPIO5[19] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 CTOUT_10 — SCT 输出 10。 定时器 2 的匹配输出 2。 LCD_VD23 — LCD 数据。 R — 保留功能。 GPIO5[20] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 I I I O I/O I/O O O I/O -

PA_2

K15

x

-

136 -

-

[4]

I; PU I/O

PA_3

H11

x

-

147 -

-

[4]

I; PU I/O

PA_4

G13

x

-

151 -

-

[3]

I; PU -

PB_0

B15

x

-

164 -

-

[3]

I; PU -

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 35 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 R — 保留功能。 USB1_ULPI_DIR — ULPI 链接 DIR 信号。控制 ULP 数据线方向。 LCD_VD22 — LCD 数据。 R — 保留功能。 GPIO5[21] — 通用数字输入 / 输出引脚。 CTOUT_6 — SCT 输出 6。定时器 1 的匹配输出 2。 R — 保留功能。 R — 保留功能。 R — 保留功能。 USB1_ULPI_D7 — ULPI 链接双向数据线 7。 LCD_VD21 — LCD 数据。 R — 保留功能。 GPIO5[22] — 通用数字输入 / 输出引脚。 CTOUT_7 — SCT 输出 7。定时器 1 的匹配输出 3。 R — 保留功能。 R — 保留功能。 R — 保留功能。 USB1_ULPI_D6 — ULPI 链接双向数据线 6。 LCD_VD20 — LCD 数据。 R — 保留功能。 GPIO5[23] — 通用数字输入 / 输出引脚。 CTOUT_8 — SCT 输出 8。定时器 2 的匹配输出 0。 R — 保留功能。 R — 保留功能。 R — 保留功能。 USB1_ULPI_D5 — ULPI 链路双向数据线 5。 LCD_VD15 — LCD 数据。 R — 保留功能。 GPIO5[24] — 通用数字输入 / 输出引脚。 CTIN_5 — SCT 输入 5。定时器 2 的捕获输入 2。 R — 保留功能。 R — 保留功能。 I O I/O O I/O O I/O O I/O O I/O O I/O O I/O I -

PB_1

A14

x

-

175 -

-

[3]

I; PU -

PB_2

B12

x

-

177 -

-

[3]

I; PU -

PB_3

A13

x

-

178 -

-

[3]

I; PU -

PB_4

B11

x

-

180 -

-

[3]

I; PU -

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 36 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 R — 保留功能。 USB1_ULPI_D4 — ULPI 链接双向数据线 4。 LCD_VD14 — LCD 数据。 R — 保留功能。 GPIO5[25] — 通用数字输入 / 输出引脚。 CTIN_7 — SCT 输入 7。 LCD_PWR — LCD 面板电源使能。 R — 保留功能。 R — 保留功能。 USB1_ULPI_D3 — ULPI 链接双向数据线 3。 LCD_VD13 — LCD 数据。 R — 保留功能。 GPIO5[26] — 通用数字输入 / 输出引脚。 CTIN_6 — SCT 输入 6。定时器 3 的捕获输入 1。 LCD_VD19 — LCD 数据。 R — 保留功能。 ADC0_6 — ADC0,输入通道 6。 R — 保留功能。 USB1_ULPI_CLK — ULPI 链接 CLK 信号。 PHY 生成 的 60 MHz 时钟。 R — 保留功能。 ENET_RX_CLK — 以太网接收时钟 (MII 接口) 。 LCD_DCLK — LCD 面板时钟。 R — 保留功能。 R — 保留功能。 SD_CLK — SD/MMC 卡式时钟。 ADC1_1 — ADC1,输入通道 1。 USB1_ULPI_D7 — ULPI 链接双向数据线 7。 R — 保留功能。 U1_RI — UART1 振铃指示器输入。 ENET_MDC — 以太网 MIIM 时钟。 GPIO6[0] — 通用数字输入 / 输出引脚。 R — 保留功能。 T3_CAP0 — 定时器 3 的捕获输入 0。 SD_VOLT0 — SD/MMC 总线电压选择输出 0。 I/O O I/O I O I/O O I/O I O I I I/O O I/O I I O I/O I O

PB_5

A12

x

-

181 -

-

[3]

I; PU -

PB_6

A6

x

-

-

-

-

[6]

I; PU -

PC_0

D4

x

-

7

-

-

[6]

I; PU -

PC_1

E4

-

-

9

-

-

[3]

I; PU I/O

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 37 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 USB1_ULPI_D6 — ULPI 链接双向数据线 6。 R — 保留功能。 U1_CTS — UART1 准许发送输入。 ENET_TXD2 — 以太网发送数据 2 (MII 接口) 。 GPIO6[1] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 SD_RST — MMC4.4 卡的 SD/MMC 复位信号。 USB1_ULPI_D5 — ULPI 链接双向数据线 5。 R — 保留功能。 U1_RTS — UART1 请求发送输出。 也可配置为 UART 1 的 RS-485/EIA-485 输出使能信号。 ENET_TXD3 — 以太网发送数据 3 (MII 接口) 。 GPIO6[2] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 SD_VOLT1 — SD/MMC 总线电压选择输出 1。 ADC1_0 — ADC1、输入通道 0。 R — 保留功能。 USB1_ULPI_D4 — ULPI 链接双向数据线 4。 R — 保留功能。 ENET_TX_EN — 使能以太网发射(RMII/MII 接口) 。 I/O I I/O GPIO6[3] — 通用数字输入 / 输出引脚。 R — 保留功能。 T3_CAP1 — 定时器 3 的捕获输入 1。 SD_DAT0 — SD/MMC 数据总线 0。 R — 保留功能。 USB1_ULPI_D3 — ULPI 链接双向数据线 3。 R — 保留功能。 ENET_TX_ER — 以太网发送错误 (MII 接口) 。 GPIO6[4] — 通用数字输入 / 输出引脚。 R — 保留功能。 T3_CAP2 — 定时器 3 的捕获输入 2。 SD_DAT1 — SD/MMC 数据总线 1。 I O I/O O O O I/O O I I/O I/O O I/O I I/O

PC_2

F6

-

-

13

-

-

[3]

I; PU I/O

PC_3

F5

-

-

11

-

-

[6]

I; PU I/O

PC_4

F4

-

-

16

-

-

[3]

I; PU -

PC_5

G4

-

-

20

-

-

[3]

I; PU -

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 38 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 R — 保留功能。 USB1_ULPI_D2 — ULPI 链接双向数据线 2。 R — 保留功能。 ENET_RXD2 — 以太网接收数据 2 (MII 接口) 。 GPIO6[5] — 通用数字输入 / 输出引脚。 R — 保留功能。 T3_CAP3 — 定时器 3 的捕获输入 3。 SD_DAT2 — SD/MMC 数据总线 2。 R — 保留功能。 USB1_ULPI_D1 — ULPI 链接双向数据线 1。 R — 保留功能。 ENET_RXD3 — 以太网接收数据 3 (MII 接口) 。 GPIO6[6] — 通用数字输入 / 输出引脚。 R — 保留功能。 T3_MAT0 — 定时器 3 的匹配输出 0。 SD_DAT3 — SD/MMC 数据总线 3。 R — 保留功能。 USB1_ULPI_D0 — ULPI 链接双向数据线 0。 R — 保留功能。 ENET_RX_DV — 以太网接收数据有效 (RMII/MII 接 口) 。 GPIO6[7] — 通用数字输入 / 输出引脚。 R — 保留功能。 T3_MAT1 — 定时器 3 的匹配输出 1。 SD_CD — SD/MMC 卡检测输入。 R — 保留功能。 USB1_ULPI_NXT — ULPI 链接 NXT 信号。 来自 PHY 的数据流控制信号。 R — 保留功能。 ENET_RX_ER — 以太网接收错误 (MII 接口) 。 GPIO6[8] — 通用数字输入 / 输出引脚。 R — 保留功能。 T3_MAT2 — 定时器 3 的匹配输出 2。 SD_POW — SD/MMC 电源管理输出。 I/O I I/O I I/O I/O I I/O O I/O I/O I I/O O I I I I/O O O

PC_6

H6

-

-

22

-

-

[3]

I; PU -

PC_7

G5

-

-

-

-

-

[3]

I; PU -

PC_8

N4

-

-

-

-

-

[3]

I; PU -

PC_9

K2

-

-

-

-

-

[3]

I; PU -

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 39 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 R — 保留功能。 USB1_ULPI_STP — ULPI 链接 STP 信号。产生结束 或中断到 PHY 的传输。 U1_DSR — UART1 数据设置就绪输入。 R — 保留功能。 GPIO6[9] — 通用数字输入 / 输出引脚。 R — 保留功能。 T3_MAT3 — 定时器 3 的匹配输出 3。 SD_CMD — SD/MMC 命令信号。 R — 保留功能。 USB1_ULPI_DIR — ULPI 链接 DIR 信号。控制 ULP 数据线方向。 U1_DCD — UART1 数据载波检测输入。 R — 保留功能。 GPIO6[10] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 SD_DAT4 — SD/MMC 数据总线 4。 R — 保留功能。 R — 保留功能。 U1_DTR — UART1 数据终端就绪输出。也可配置为 UART 1 的 RS-485/EIA-485 输出使能信号。 R — 保留功能。 GPIO6[11] — 通用数字输入 / 输出引脚。 R — 保留功能。 I2S0_TX_SDA — I2S 发送数据。由发送器驱动,由接 收器读取。对应于 I2S 总线规范中的 SD 信号。 SD_DAT5 — SD/MMC 数据总线 5。 R — 保留功能。 R — 保留功能。 U1_TXD — UART1 的发送器输出。 R — 保留功能。 GPIO6[12] — 通用数字输入 / 输出引脚。 R — 保留功能。 I2S0_TX_WS — 发送字选择。由主机驱动,由从机接 收。对应于 I2S 总线规范中的 WS 信号。 SD_DAT6 — SD/MMC 数据总线 6。 O I I/O O I/O I I I/O I/O O I/O I/O I/O O I/O I/O I/O

PC_10

M5

-

-

-

-

-

[3]

I; PU -

PC_11

L5

-

-

-

-

-

[3]

I; PU -

PC_12

L6

-

-

-

-

-

[3]

I; PU -

PC_13

M1

-

-

-

-

-

[3]

I; PU -

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 40 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 R — 保留功能。 R — 保留功能。 U1_RXD — UART1 的接收器输入。 R — 保留功能。 GPIO6[13] — 通用数字输入 / 输出引脚。 R — 保留功能。 ENET_TX_ER — 以太网发送错误 (MII 接口) 。 SD_DAT7 — SD/MMC 数据总线 7。 R — 保留功能。 CTOUT_15 — SCT 输出 15。 定时器 3 的输出匹配 3。 EMC_DQMOUT2 — 数据屏蔽 2,用于 SDRAM 和静 态设备。 R — 保留功能。 GPIO6[14] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 EMC_CKEOUT2 — SDRAM 时钟使能 2。 R — 保留功能。 GPIO6[15] — 通用数字输入 / 输出引脚。 SD_POW — SD/MMC 电源管理输出。 R — 保留功能。 R — 保留功能。 R — 保留功能。 CTOUT_7 — SCT 输出 7。定时器 1 的匹配输出 3。 EMC_D16 — 外部存储器数据线 16。 R — 保留功能。 GPIO6[16] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 I I/O O I/O O O I/O O I/O O O I/O I/O -

PC_14

N1

-

-

-

-

-

[3]

I; PU -

PD_0

N2

-

-

-

-

-

[3]

I; PU -

PD_1

P1

-

-

-

-

-

[3]

I; PU -

PD_2

R1

-

-

-

-

-

[3]

I; PU -

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 41 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 R — 保留功能。 CTOUT_6 — SCT 输出 7。定时器 1 的匹配输出 2。 EMC_D17 — 外部存储器数据线 17。 R — 保留功能。 GPIO6[17] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 CTOUT_8 — SCT 输出 8。定时器 2 的匹配输出 0。 EMC_D18 — 外部存储器数据线 18。 R — 保留功能。 GPIO6[18] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 CTOUT_9 — SCT 输出 9。定时器 2 的匹配输出 1。 EMC_D19 — 外部存储器数据线 19。 R — 保留功能。 GPIO6[19] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 CTOUT_10 — SCT 输出 10。 定时器 2 的匹配输出 2。 EMC_D20 — 外部存储器数据线 20。 R — 保留功能。 GPIO6[20] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 O I/O I/O O I/O I/O O I/O I/O O I/O I/O -

PD_3

P4

-

-

-

-

-

[3]

I; PU -

PD_4

T2

-

-

-

-

-

[3]

I; PU -

PD_5

P6

-

-

-

-

-

[3]

I; PU -

PD_6

R6

-

-

68

-

-

[3]

I; PU -

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 42 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 R — 保留功能。 CTIN_5 — SCT 输入 5。定时器 2 的捕获输入 2。 EMC_D21 — 外部存储器数据线 21。 R — 保留功能。 GPIO6[21] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 CTIN_6 — SCT 输入 6。定时器 3 的捕获输入 1。 EMC_D22 — 外部存储器数据线 22。 R — 保留功能。 GPIO6[22] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 CTOUT_13 — SCT 输出 13。 定时器 3 的匹配输出 1。 EMC_D23 — 外部存储器数据线 23。 R — 保留功能。 GPIO6[23] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 CTIN_1 — SCT 输入 1。 定时器 0 的捕获输入 1。 定时 器 2 的捕获输入 1。 EMC_BLS3 — 低电平有效“字节通道”选择信号 3。 R — 保留功能。 GPIO6[24] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 I I/O I/O I I/O I/O O I/O I/O I O I/O -

PD_7

T6

-

-

72

-

-

[3]

I; PU -

PD_8

P8

-

-

74

-

-

[3]

I; PU -

PD_9

T11

-

-

84

-

-

[3]

I; PU -

PD_10

P11

-

-

86

-

-

[3]

I; PU -

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 43 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 R — 保留功能。 R — 保留功能。 EMC_CS3 — 低电平有效芯片选择 3 信号。 R — 保留功能。 GPIO6[25] — 通用数字输入 / 输出引脚。 USB1_ULPI_D0 — ULPI 链接双向数据线 0。 CTOUT_14 — SCT 输出 14。 定时器 3 的匹配输出 2。 R — 保留功能。 R — 保留功能。 R — 保留功能。 EMC_CS2 — 低电平有效芯片选择 2 信号。 R — 保留功能。 GPIO6[26] — 通用数字输入 / 输出引脚。 R — 保留功能。 CTOUT_10 — SCT 输出 10。 定时器 2 的匹配输出 2。 R — 保留功能。 R — 保留功能。 CTIN_0 — SCT 输入 0。定时器 0、1、2、3 的捕获输 入 0。 EMC_BLS2 — 低电平有效“字节通道”选择信号 2。 R — 保留功能。 GPIO6[27] — 通用数字输入 / 输出引脚。 R — 保留功能。 CTOUT_13 — SCT 输出 13。 定时器 1 的匹配输出 3。 R — 保留功能。 R — 保留功能。 R — 保留功能。 EMC_DYCS2 — SDRAM 芯片选择 2。 R — 保留功能。 GPIO6[28] — 通用数字输入 / 输出引脚。 R — 保留功能。 CTOUT_11 — SCT 输出 11。 定时器 2 的匹配输出 3。 R — 保留功能。 O I/O I/O O O I/O O I O I/O O O I/O O -

PD_11

N9

x

-

88

-

-

[3]

I; PU -

PD_12

N11

x

-

94

-

-

[3]

I; PU -

PD_13

T14

x

-

97

-

-

[3]

I; PU -

PD_14

R13

x

-

99

-

-

[3]

I; PU -

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 44 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 R — 保留功能。 R — 保留功能。 EMC_A17 — 外部存储器地址线 17。 R — 保留功能。 GPIO6[29] — 通用数字输入 / 输出引脚。 SD_WP — SD/MMC 卡写入保护输入。 CTOUT_8 — SCT 输出 8。定时器 2 的匹配输出 0。 R — 保留功能。 R — 保留功能。 R — 保留功能。 EMC_A16 — 外部存储器地址线 16。 R — 保留功能。 GPIO6[30] — 通用数字输入 / 输出引脚。 SD_VOLT2 — SD/MMC 总线电压选择输出 2。 CTOUT_12 — SCT 输出 12。 定时器 3 的匹配输出 0。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 EMC_A18 — 外部存储器地址线 18。 GPIO7[0] — 通用数字输入 / 输出引脚。 CAN1_TD — CAN1 发送器输出。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 EMC_A19 — 外部存储器地址线 19。 GPIO7[1] — 通用数字输入 / 输出引脚。 CAN1_RD — CAN1 接收器输入。 R — 保留功能。 R — 保留功能。 I/O I/O I O I/O I/O O O I/O I/O O I/O I/O I -

PD_15

T15

x

-

101 -

-

[3]

I; PU -

PD_16

R14

x

-

104 -

-

[3]

I; PU -

PE_0

P14

x

-

106 -

-

[3]

I; PU -

PE_1

N14

x

-

112

-

-

[3]

I; PU -

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 45 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 ADCTRIG0 — ADC 触发器输入 0。 CAN0_RD — CAN 接收器输入。 R — 保留功能。 EMC_A20 — 外部存储器地址线 20。 GPIO7[2] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 CAN0_TD — CAN 发送器输出。 ADCTRIG1 — ADC 触发器输入 1。 EMC_A21 — 外部存储器地址线 21。 GPIO7[3] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 NMI — NMI 外部中断输入。 R — 保留功能。 EMC_A22 — 外部存储器地址线 22。 GPIO7[4] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 CTOUT_3 — SCT 输出 3。定时器 3 的匹配输出 0。 U1_RTS — UART1 请求发送输出。 也可配置为 UART 1 的 RS-485/EIA-485 输出使能信号。 EMC_D24 — 外部存储器数据线 24。 GPIO7[5] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 I I/O I/O O I I/O I/O I I/O I/O O O I/O I/O -

PE_2

M14

x

-

115

-

-

[3]

I; PU I

PE_3

K12

x

-

118

-

-

[3]

I; PU -

PE_4

K13

x

-

120 -

-

[3]

I; PU -

PE_5

N16

-

-

122 -

-

[3]

I; PU -

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 46 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 R — 保留功能。 CTOUT_2 — SCT 输出 2。定时器 0 的匹配输出 2。 U1_RI — UART1 振铃指示器输入。 EMC_D25 — 外部存储器数据线 25。 GPIO7[6] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 CTOUT_5 — SCT 输出 5。定时器 1 的匹配输出 1。 U1_CTS — UART1 准许发送输入。 EMC_D26 — 外部存储器数据线 26。 GPIO7[7] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 CTOUT_4 — SCT 输出 4。定时器 0 的匹配输出 0。 U1_DSR — UART1 数据设置就绪输入。 EMC_D27 — 外部存储器数据线 27。 GPIO7[8] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 CTIN_4 — SCT 输入 4。定时器 1 的捕获输入 2。 U1_DCD — UART1 数据载波检测输入。 EMC_D28 — 外部存储器数据线 28。 GPIO7[9] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 O I I/O I/O O I I/O I/O O I I/O I/O I I I/O I/O -

PE_6

M16

-

-

124 -

-

[3]

I; PU -

PE_7

F15

-

-

149 -

-

[3]

I; PU -

PE_8

F14

-

-

150 -

-

[3]

I; PU -

PE_9

E16

-

-

152 -

-

[3]

I; PU -

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 47 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 R — 保留功能。 CTIN_3 — SCT 输入 3。定时器 1 的捕获输入 1。 U1_DTR — UART1 数据终端就绪输出。也可配置为 UART 1 的 RS-485/EIA-485 输出使能信号。 EMC_D29 — 外部存储器数据线 29。 GPIO7[10] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 CTOUT_12 — SCT 输出 12。 定时器 3 的匹配输出 0。 U1_TXD — UART1 的发送器输出。 EMC_D30 — 外部存储器数据线 30。 GPIO7[11] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 CTOUT_11 — SCT 输出 11。 定时器 2 的匹配输出 3。 U1_RXD — UART1 的接收器输入。 EMC_D31 — 外部存储器数据线 31。 GPIO7[12] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 CTOUT_14 — SCT 输出 14。 定时器 3 的匹配输出 2。 I2C1_SDA — I2C1 时钟输入 / 输出 (此引脚不使用专 用的 I2C pad) 。 EMC_DQMOUT3 — 数据屏蔽 3,用于 SDRAM 和静 态设备。 GPIO7[13] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 I O I/O I/O O O I/O I/O O I I/O I/O O I/O O I/O -

PE_10

E14

-

-

154 -

-

[3]

I; PU -

PE_11

D16

-

-

-

-

-

[3]

I; PU -

PE_12

D15

-

-

-

-

-

[3]

I; PU -

PE_13

G14

-

-

-

-

-

[3]

I; PU -

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 48 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 R — 保留功能。 R — 保留功能。 R — 保留功能。 EMC_DYCS3 — SDRAM 芯片选择 3。 GPIO7[14] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 CTOUT_0 — SCT 输出 0。定时器 0 的匹配输出 0。 I2C1_SCL — I2C1 时钟输入 / 输出 (此引脚不使用专 。 用的 I2C pad) EMC_CKEOUT3 — SDRAM 时钟使能 3。 GPIO7[15] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 SSP0_SCK — SSP0 的串行时钟。 GP_CLKIN — CGU 通用时钟输入。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 I2S1_TX_MCLK — I2S1 发送主机时钟。 R — 保留功能。 R — 保留功能。 SSP0_SSEL — SSP0 的从机选择。 R — 保留功能。 GPIO7[16] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 O I/O O I/O O I/O I/O I O I/O I/O -

PE_14

C15

-

-

-

-

-

[3]

I; PU -

PE_15

E13

-

-

-

-

-

[3]

I; PU -

PF_0

D12

-

-

159 -

-

[3]

O; PU

PF_1

E11

-

-

-

-

-

[3]

I; PU -

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 49 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 R — 保留功能。 U3_TXD — USART3 的发送器输出。 SSP0_MISO — SSP0 主机输入从机输出。 R — 保留功能。 GPIO7[17] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 R — 保留功能。 U3_RXD — USART3 的接收器输入。 SSP0_MOSI — SSP0 主机输出从机输入。 R — 保留功能。 GPIO7[18] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 SSP1_SCK — SSP1 的串行时钟。 GP_CLKIN — CGU 通用时钟输入。 TRACECLK — 跟踪时钟。 R — 保留功能。 R — 保留功能。 R — 保留功能。 I2S0_TX_MCLK — I2S 发送主机时钟。 I2S0_RX_SCK — I2S 接收时钟。由主机驱动,由从机 接收。对应于 I2S 总线规范中的 SCK 信号。 R — 保留功能。 U3_UCLK — 同步模式下 USART3 的串行时钟输入 / 输出。 SSP1_SSEL — SSP1 的从机选择。 TRACEDATA[0] — 线路数据、位 0。 GPIO7[19] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 ADC1_4 — ADC1,输入通道 4。 O I/O I/O I I/O I/O I/O I O O I/O I/O I/O O I/O I

PF_2

D11

-

-

168 -

-

[3]

I; PU -

PF_3

E10

-

-

170 -

-

[3]

I; PU -

PF_4

D10

x

H4

172 120 83

[3]

O; PU

PF_5

E9

-

-

190 -

-

[6]

I; PU -

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 50 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 R — 保留功能。 U3_DIR — USART3 RS-485/EIA-485 输出使能 / 方向 控制。 SSP1_MISO — SSP1 主机输入从机输出。 TRACEDATA[1] — 线路数据、位 1。 GPIO7[20] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 I2S1_TX_SDA — I2S1 发送数据。由发送器驱动,由 接收器读取。对应于 I2S 总线规范中的 SD 信号。 ADC1_3 — ADC1,输入通道 3。 R — 保留功能。 U3_BAUD — USART3 波特引脚。 SSP1_MOSI — SSP1 主机输出从机输入。 TRACEDATA[2] — 线路数据、位 2。 GPIO7[21] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 I2S1_TX_WS — 发送字选择。由主机驱动,由从机接 收。对应于 I2S 总线规范中的 WS 信号。 ADC1_7 — ADC1,输入通道 7 或带隙输出。 R — 保留功能。 U0_UCLK — 同步模式下 USART0 的串行时钟输入 / 输出。 CTIN_2 — SCT 输入 2。定时器 0 的捕获输入 2。 TRACEDATA[3] — 线路数据、位 3。 GPIO7[22] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 ADC0_2 — ADC0,输入通道 2。 I/O I/O O I/O I/O I I/O I/O O I/O I/O I/O I/O I O I/O I

PF_6

E7

-

-

192 -

-

[6]

I; PU -

PF_7

B7

-

-

193 -

-

[6]

I; PU -

PF_8

E6

-

-

-

-

-

[6]

I; PU -

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 51 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 R — 保留功能。 U0_DIR — USART0 RS-485/EIA-485 输出使能 / 方向 控制。 CTOUT_1 — SCT 输出 1。定时器 0 的匹配输出 1。 R — 保留功能。 GPIO7[23] — 通用数字输入 / 输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 ADC1_2 — ADC1,输入通道 2。 R — 保留功能。 U0_TXD — USART0 的发送器输出。 R — 保留功能。 R — 保留功能。 GPIO7[24] — 通用数字输入 / 输出引脚。 R — 保留功能。 SD_WP — SD/MMC 卡写入保护输入。 R — 保留功能。 ADC0_5 — ADC0,输入通道 5。 R — 保留功能。 U0_RXD — USART0 的接收器输入。 R — 保留功能。 R — 保留功能。 GPIO7[25] — 通用数字输入 / 输出引脚。 R — 保留功能。 SD_VOLT2 — SD/MMC 总线电压选择输出 2。 R — 保留功能。 ADC1_5 — ADC1,输入通道 5。 EMC_CLK0 — SDRAM 时钟 0。 CLKOUT — 时钟输出引脚。 R — 保留功能。 R — 保留功能。 SD_CLK — SD/MMC 卡式时钟。 EMC_CLK01 — SDRAM 时钟 0 和时钟 1 组合。 SSP1_SCK — SSP1 的串行时钟。 ENET_TX_CLK (ENET_REF_CLK) — 以太网发射时 钟 (MII 接口)或以太网参考时钟 (RMII 接口) 。
? NXP B.V. 2012。 版权所有。

PF_9

D6

-

-

203 -

-

[6]

I; PU I/O O I/O I

PF_10

A3

-

-

205 -

98

[6]

I; PU O I/O I I

PF_11

A2

-

-

207 -

100

[6]

I; PU I I/O O I

时钟引脚 CLK0 N5 x K3 62 45 31
[5]

O; PU

O O I/O O I/O I

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 52 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2] TFBGA100 LQFP144

类型 O O O O EMC_CLK1 — SDRAM 时钟 1。 CLKOUT — 时钟输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 CGU_OUT0 — CGU 备用时钟输出 0。 R — 保留功能。 I2S1_TX_MCLK — I2S1 发送主机时钟。 EMC_CLK3 — SDRAM 时钟 3。 CLKOUT — 时钟输出引脚。 R — 保留功能。 R — 保留功能。 SD_CLK — SD/MMC 卡式时钟。 EMC_CLK23 — SDRAM 时钟 2 和时钟 3 组合。 I2S0_TX_MCLK — I2S 发送主机时钟。 I2S1_RX_SCK — 接收时钟。由主机驱动,由从机接 收。对应于 I2S 总线规范中的 SCK 信号。 EMC_CLK2 — SDRAM 时钟 2。 CLKOUT — 时钟输出引脚。 R — 保留功能。 R — 保留功能。 R — 保留功能。 CGU_OUT1 — CGU 备用时钟输出 1。 R — 保留功能。 I2S1_RX_SCK — 接收时钟。由主机驱动,由从机接 收。对应于 I2S 总线规范中的 SCK 信号。 JTAG 接口控制信号,也用于边界扫描。 JTAG 接口的测试时钟 (默认)或串行 (SW) 时钟。 JTAG 接口的测试复位。 JTAG 接口的测试模式选择 (默认)或 SW 调试数据 输入 / 输出。 JTAG 接口的测试数据输出(默认)或 SW 跟踪输出。 JTAG 接口的测试数据输入。 USB0 双向 D+ 线。 USB0 双向 D? 线。 O O I/O O O I/O O O O I/O I I O I/O I/O

CLK1

T10

x

-

-

-

-

[5]

O; PU

CLK2

D14

x

K6

141 99

68

[5]

O; PU

CLK3

P12

x

-

-

-

-

[5]

O; PU

调试引脚 DBGEN TCK/SWDCLK TRST TMS/SWDIO TDO/SWO TDI USB0 引脚 USB0_DP USB0_DM F2 G2 x x E1 E2 26 28 18 20 9 11
[7] [7]

L4 J5 M4 K6 K5 J4

x x x x x x

A6 H2 B4 C4 H3 G3

41 38 42 44 46 35

28 27 29 30 31 26

18 17 19 20 21 16

[3] [3] [3] [3]

I I; F

I; PU I I; PU I O

[3] [3]

I; PU I -

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 53 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2]
[7] [8]

TFBGA100

LQFP144

类型 I/O I VBUS 引脚 (上电 USB 线缆) 。该引脚包括一个 64 kΩ (典型值) ± 16 kΩ 内部下拉电阻。 向收发器指明是连接到器件 A (USB0_ID 低)还是器 件 B (USB0_ID 高) 。对于 OTG,该引脚具有一个内 部上拉电阻。 用于基准电流的 12.0 kΩ (精度 1%)片内接地电阻。 I/O I/O I/O I/O I USB1 双向 D+ 线。 USB1 双向 D? 线。 I2C 时钟输入 / 输出。 开漏输出(符合 I2C 总线规范) 。 I2C 数据输入 / 输出。 开漏输出(符合 I2C 总线规范) 。 外部复位输入:此引脚为低电平时将复位设备,导致 I/O 端口和外设呈现默认状态, 并且处理器从地址 0 开 始执行。 外部唤醒输入;可以产生中断并从任何低功耗模式中 唤醒。 外部唤醒输入;可以产生中断并从任何低功耗模式中 唤醒。 外部唤醒输入;可以产生中断并从任何低功耗模式中 唤醒。 外部唤醒输入;可以产生中断并从任何低功耗模式中 唤醒。 ADC 输入通道 0。 10 位 ADC0/1 和 DAC 之间共用。 由 ADC 输入通道 1。由 10 位 ADC0/1 之间共用。 ADC 输入通道 2。由 10 位 ADC0/1 之间共用。 ADC 输入通道 3。由 10 位 ADC0/1 之间共用。 ADC 输入通道 4。由 10 位 ADC0/1 之间共用。 ADC 输入通道 5。由 10 位 ADC0/1 之间共用。 ADC 输入通道 6。由 10 位 ADC0/1 之间共用。 ADC 输入通道 7。由 10 位 ADC0/1 之间共用。 I I I I I I I I I I I I

USB0_VBUS USB0_ID

F1 H2

x x

E3 F1

29 30

21 22

12 13

-

[9]

USB0_RREF USB1 引脚 USB1_DP USB1_DM I2C 总线引脚 I2C0_SCL I2C0_SDA 复位和唤醒引脚 RESET

H1 F12 G12 L15 L16 D9

x x x x x x

F3 E9

32

24

15 59 60 62 63

[9]

I; F I; F I; IA

129 89

[10] [10]

E10 130 90 D6 E6 B6 132 92 133 93

[10] [11]

185 128 91

[12]

WAKEUP0 WAKEUP1 WAKEUP2 WAKEUP3 ADC 引脚 ADC0_0/ ADC1_0/DAC ADC0_1/ ADC1_1 ADC0_2/ ADC1_2 ADC0_3/ ADC1_3 ADC0_4/ ADC1_4 ADC0_5/ ADC1_5 ADC0_6/ ADC1_6 ADC0_7/ ADC1_7 RTC
LPC1850_30_20_10

A9 A10 C9 D8

x x x x

A4 -

187 130 93 -

[12]

I; IA I; IA I; IA I; IA

[12]

[12]

[12]

E3 C3 A4 B5 C6 B3 A5 C5

x x x x x x x x

A2 A1 B3 A3 -

8 4

6 2

4 1

[9]

I; IA I; IA I; IA I; IA I; IA I; IA I; IA I; IA

[9]

206 143 99 200 139 96 199 138 208 144 204 142 197 136 -

[9]

[9]

[9]

[9]

[9]

[9]

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 54 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2]
[12] [9] [9]

TFBGA100

LQFP144

类型 O I O I O RTC 控制输出。 RTC 32 kHz 超低功耗振荡器电路的输入。 RTC 32 kHz 超低功耗振荡器电路的输出。 振荡器电路和内部时钟发生器电路的输入。 振荡器放大器的输出。 驱动器的独立模拟 3.3 V 电源。 USB 3.3 V 独立电源电压。 用于终端电阻独立基准的专用模拟接地。 基准电流和电压产生的专用独立模拟接地。 模拟电源和 ADC 参考电压。 RTC 供电:该引脚上 3.3 V 向 RTC 供电。 主调压器电源。将 VDDREG 和 VDDIO 引脚都与共同 电源连接,以确保两者电源电压的爬坡时间相同。 OTP 编程电压。 I/O 电源。将 VDDREG 和 VDDIO 引脚都与共同电源 连接,以确保两者电源电压的爬坡时间相同。 主调压器、 I/O 和 OTP 的电源。

RTC_ALARM RTCX1 RTCX2 晶体振荡器引脚 XTAL1 XTAL2 电源和接地引脚 USB0_VDDA 3V3_DRIVER USB0 _VDDA3V3 USB0_VSSA _TERM USB0_VSSA _REF VDDA VBAT VDDREG

A11 A8 B8 D1 E1 F3 G3 H3 G1 B4 B10 F10, F9, L8, L7 E8

x x x x x x x x x x x x

C3 A5 B5 B1 C1 D1 D2 D3 F2 B2 C5 E4, E5, F4

186 129 92 182 125 88 183 126 89 18 19 24 25 27 31 12 13 16 17 19 23 5 6 7 8 10 14

-

[9] [9]

198 137 95 184 127 90 135, 188, 195, 82, 33 x 94, 131, 59, 25 x [13] [13]

VPP VDDIO

x

-

-

D7, x E12, F7, F8, G10, H10, J6, J7, K7, L9, L10, N7, N13 -

F10, 6, K5 52, 57, 102, 110, 155, 160, 202

5, 36, 41, 71, 77, 107, 111, 141

VDD

-

-

-

3, 24, 27, 49, 52, 74, 77, 97

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 55 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 3. 引脚描述 (续) LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。 TFBGA180[1] LQFP208[1] LQFP100[1] 符号 LBGA256 描述 复位状态 [2]
[14] [15]

TFBGA100

LQFP144

类型 接地。 接地。 模拟接地。 n.c.

VSS

G9, H7, J10, J11, K8

x

C8, D4, D5, G8, J3, J6 -

-

-

2, 26, 51, 76

-

VSSIO

C4, x D13, G6, G7, G8, H8, H9, J8, J9, K9, K10, M13, P7, P13 B2 B9 x -

5, 56, 109, 157

4, 40, 76, 109

[14] [15]

-

VSSA 未连接 [1] [2] [3] [4] [5] [6]

C2 -

196 135 94 -

-

x = 可用; - = 未引出。 I = 输入,O = 输出, IA = 无源; PU = 使能上拉电阻(弱上拉电阻上拉引脚至 VDD(IO)); F = 悬空。复位状态反映了在复位时无启动代 码操作的引脚状态。 具有 15 ns 干扰滤波器的 5 V 容限焊盘 (VDD(IO) 存在时,容限为 5 V ; VDD(IO) 不存在时,容限不超过 3.3 V);提供具有 TTL 电平和滞 。 回的数字 I/O 功能;普通驱动强度 (参见图 39) 具有 15 ns 干扰滤波器的 5 V 容限焊盘 (VDD(IO) 存在时,容限为 5 V ; VDD(IO) 不存在时,容限不超过 3.3 V);提供具有 TTL 电平和滞 。 回的数字 I/O 功能;高电平驱动强度 (参见图 39) 具有 15 ns 干扰滤波器的 5 V 容限焊盘 (VDD(IO) 存在时,容限为 5 V ; VDD(IO) 不存在时,容限不超过 3.3 V);提供具有 TTL 电平和滞 回的高速数字 I/O 功能 (参见图 39) 。 5 V 容限的 pad 提供数字 I/O 功能 (带 TTL 电平和滞回)和模拟输入或输出 (VDD(IO) 存在时,容限为 5V ; VDD(IO) 不存在时,容限不超 过 3.3 V) 。当配置为 ADC 输入或 DAC 输出时,引脚非 5 V 容限,必须禁用 pad 的数字部分,方法为:将引脚设置为输入函数并通过引 脚的 SFSP 寄存器禁用上拉电阻。 5 V 容限的透明模拟 pad。 对于最大负载 CL = 6.5 μF 和最大下拉电阻 Rpd = 80 kΩ,当 VBUS 信号不再被驱动时,从 VBUS = 5 V 下降至 VBUS = 0.2 V 约需 2 秒。 透明模拟 pad。非 5 V 容限。

[7] [8] [9]

[10] pad 提供 USB 功能。 VDD(IO) 存在时,容限为 5 V ; VDD(IO) 不存在时,容限不超过 3.3 V。其设计符合 USB 规范, 2.0 版 (仅限于全速 和低速模式) 。 [11] 容压为 5 V 的开漏数字 I/O pad,符合 I2C 总线超快速模式规范。此 pad 要求进行外部上拉,以提供输出功能。电源关闭时,连接到 I2C 总线的此引脚将处于悬空状态,并且不会干扰 I2C 线。 。 [12] 5 V 容限的 pad 以及 20 ns 的干扰过滤器;提供数字 I/O 功能,带有低上拉电阻和滞回的开漏输出 (参见图 40) [13] 在 TFBGA100 和 LQFP208 封装中, VPP 内部连接至 VDDIO。 [14] 在 LQFP144/208 封装中, VSSIO 和 VSS 连接至同一个接地层。 [15] 在 TFBGA100 和 LQFP100/208 封装中, VSS 内部连接至 VSSIO。
LPC1850_30_20_10
本文档中所有信息均受法律免责声明保护。 ? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 56 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

7. 功能说明
7.1 架构概述
ARM Cortex-M3 处理器包含 3 条 AHB-Lite 总线:系统总线、I-CODE 总线和 D-code 总线。 I-code 和 D-code 核心总线允许从不同的从机端口同时访问代码和数据。 LPC1850/30/20/10 使用多层 AHB 矩阵将 ARM Cortex-M3 总线和其他总线主机灵活地连接 到外设上, 允许该矩阵的不同从机端口上的外设可同时由不同的总线主机进行访问, 从而优 化性能。

7.2 ARM Cortex-M3 处理器
ARM Cortex-M3 是一款通用 32 位微处理器, 不仅性能高, 而且功耗极低。 ARM Cortex-M3 具备许多新的特性,其中包括一个 Thumb-2 指令集、低中断延迟、硬件乘法和除法、可中 断 / 可连续的多个加载和存储指令、自动状态保存和恢复中断、紧密集成的中断控制器和唤 醒中断控制器,以及能够同时访问的多条核心总线。 采用流水线技术,所有处理和存储器系统都能够连续操作。通常,在执行某一条指令时,它 的下一条指令正被解码,第三条指令正从存储器中获取。 ARM Cortex-M3 处理器在 《Cortex-M3 技术参考手册》中有详细的描述。

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 57 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

7.3 AHB 多层矩阵

/

ARM CORTEX-M3
I D 0

GPDMA 1

(1)

USB0(1)

USB1(1)

LCD(1)

SD/ MMC

64 kB ROM 64/96 kB 40 kB SRAM SRAM

32 kB AHB SRAM 16 kB AHB SRAM(1) 16 kB AHB SRAM

SPIFI

AHB APB RTC

=

002aag550

(1) 并非在所有器件上均可用 (见表 2) 。

图 8.

AHB 多层矩阵主机和从机连接

7.4 可嵌套中断向量控制器 (NVIC)
NVIC 是 Cortex-M3 的主要组成部分。它与 CPU 紧密结合,降低了中断延时,并让新进中 断可以得到高效处理。

7.4.1 特性

? ? ? ? ? ?
LPC1850_30_20_10

可控制系统的异常及外设中断。 在 LPC1850/30/20/10 中, NVIC 支持 32 个向量中断。 8 个可编程的中断优先级,带硬件优先级屏蔽功能。 可再定位的向量表。 非屏蔽中断 (NMI)。 软件中断生成功能。
本文档中所有信息均受法律免责声明保护。 ? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 58 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

7.4.2 中断源
每个外围设备均有一条中断线连接到 NVIC,但可能有好几个中断标志。各个中断标志还可 能代表一个以上的中断源。

7.5 事件路由器
事件路由器结合了各种内部信号、中断和外部中断引脚 (唤醒 [3:0]) ,以便在 NVIC (如 使能)中创建一个中断,并创建一个发送到 ARM 内核和 CCU 的唤醒信号,用以从睡眠模 式、深度睡眠模式、掉电模式和深度掉电模式中唤醒。各个事件均可配置为边沿或电平敏 感,并且可在事件路由器中使能或禁用。事件路由器可由电池供电。 如果在事件路由器中使能了以下事件,则这些事件会创建一个唤醒信号和 / 或中断:

? ? ? ? ?

外部引脚 WAKEUP0/1/2/3 和 RESET 警报定时器、 RTC、 WWDT、 BOD 中断 C_CAN 和 QEI 中断 以太网、 USB0、 USB1 信号 选定的组合定时器 (SCT 和定时器 0/1/3)输出

7.6 全局输入多路复用器阵列 (GIMA)
使用GIMA, 可将信号发送至SCT、 定时器、 事件路由器或ADC等事件驱动型外围设备目标。

7.6.1 特性

? ? ? ? ?

来源的单种选择。 信号倒相。 如果输入事件源比目标时钟快,则可以捕获一个脉冲。 使事件与目标时钟保持同步。 为目标生成单周期脉冲。

7.7 系统节拍定时器 (SysTick)
ARM Cortex-M3 具有一个旨在每隔 10 ms 生成一个 SYSTICK 专用异常的系统节拍定时器 (SysTick)。

7.8 片内静态 RAM
LPC1850/30/20/10 支持高达 200 kB 的 SRAM,并提供分块的总线主机访问以实现更高的 吞吐量,以及单独的功率控制以实现低功耗操作。

7.8.1 ISP (在系统编程)模式
在系统编程 (ISP) 是指利用启动引导程序软件和 USART0 串行端口,对片内 SRAM 存储器 进行编程或重新编程。当器件位于最终用户端时,可使用 ISP。ISP 可以将数据加载到片内 SRAM 中并执行来自片内 SRAM 的代码。

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 59 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

7.9 Boot ROM
内部 ROM 存储器用于存储 LPC1850/30/20/10 的启动代码。复位之后, ARM 处理器将从 此存储器开始执行其代码。 Boot ROM 存储器包括以下特性:

? ? ? ?

ROM 存储器的大小为 64 KB。 支持从 UART 接口和 NOR 闪存、 SPI 闪存等外部静态存储器启动。 用于 OTP 编程的 API。 包括一个灵活的 USB 设备栈, 它支持人机接口设备 (HID)、 海量存储设备类 (MSC) 和设 备固件升级 (DFU) 驱动程序。

支持 AES 的器件还支持:

? 对引导镜像进行 CMAC 验证。 ? 从加密镜像进行安全引导。在开发模式中,也可从纯文本映像引导。通过对 AES 密钥进
行编程可终止开发模式。

? AES 编程的 API。
根据 OTP 位 BOOT_SRC 的值,可使用若干启动模式。如果没有对 OTP 存储器进行编程, 或者 BOOT_SRC 位全部为零,则启动模式将由启动引脚 P2_9、 P2_8、 P1_2 和 P1_1 的 状态决定。
表 4. OTP BOOT_SRC 位已编程时的启动模式 BOOT_SRC BOOT_SRC BOOT_SRC BOOT_SRC 描述 位3 位2 位1 位0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 1 1 1 0 0 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 启动源由 P1_1、P1_2、P2_8 和 P2_9 引脚的复位 状态进行定义。参见表 5。 从使用 P2_0 和 P2_1 连接到 USART0 的设备启动。 从使用 P3_3 至 P3_8 连接到 SPIFI 接口的四通道 SPI 闪存启动。 从使用 CS0 和 8 位数据总线的外部静态存储器(例 如 NOR 闪存)启动。 从使用 CS0 和 16 位数据总线的外部静态存储器 (例 如 NOR 闪存)启动。 从使用 CS0 和 32 位数据总线的外部静态存储器 (例 如 NOR 闪存)启动。 从 USB0 启动。 从 USB1 启动。 从连接到 P3_3 (功能 SSP0_SCK) P3_6 (功能 、 SSP0_MISO) P3_7 、 (功能 SSP0_MOSI) P3_8 和 (功能 SSP0_SSEL) 上的 SSP0 接口的 SPI 闪存启 动 [1]。 从使用引脚 P2_3 和 P2_4 连接到 USART3 的设备 启动。

启动模式 引脚状态 USART0 SPIFI EMC 8 位 EMC 16 位 EMC 32 位 USB0 USB1 SPI (SSP)

USART3

1

0

0

1

[1]

启动引导程序对复位时相应的引脚功能编程,以使用 SSP0 或 SPIFI 进行启动。

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 60 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器
表 5. OPT BOOT_SRC 位为零时的启动模式 引脚 P2_9 USART0 SPIFI EMC 8 位 EMC 16 位 EMC 32 位 USB0 USB1 SPI (SSP) 低 低 低 低 低 低 低 低 P2_8 低 低 低 低 高 高 高 高 P1_2 低 低 高 高 低 低 高 高 P1_1 低 高 低 高 低 高 低 高 从使用 P2_0 和 P2_1 连接到 USART0 的 设备启动。 从连接到 P3_3 到 P3_8[1] 上的 SPIFI 接口 的四通道 SPI 闪存启动。 从使用 CS0 和 8 位数据总线的外部静态存 储器 (例如 NOR 闪存)启动。 从使用 CS0 和 16 位数据总线的外部静态 存储器 (例如 NOR 闪存)启动。 从使用 CS0 和 32 位数据总线的外部静态 存储器 (例如 NOR 闪存)启动。 从 USB0 进行引导。 从 USB1 启动。 从连接到 P3_3 (功能 SSP0_SCK) P3_6 、 (功 能 SSP0_MISO) 、 P3_7 (功 能 SSP0_MOSI) 和P3_8 (功能SSP0_SSEL) 上的 SSP0 接口的 SPI 闪存启动 [1]。 从使用引脚P2_3和P2_4连接到 USART3 的设备启动。 描述

启动模式

USART3









[1]

启动引导程序对复位时相应的引脚功能编程,以使用 SSP0 或 SPIFI 进行启动。

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 61 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

7.10 存储器映射
LPC1850/30/20/10
4 GB 0xFFFF FFFF

0xE010 0000 ARM SPIFI 256 Mb 256 Mb DYCS3 DYCS2 0xE000 0000 0x8800 0000 0x8000 0000 0x7000 0000 0x6000 0000 0x4400 0000 0x4200 0000 0x4010 2000 0x4010 1000 0x4010 0000 0x400F 8000 GPIO 0x400F 4000 0x400F 2000 0x400F 1000 0x400F 0000 APB APB 0x2000 0000 0x1F00 0000 0x1E00 0000 0x1D00 0000 0x1C00 0000 16 Mb 16 Mb 16 Mb 16 Mb CS3 CS2 CS1 CS0 / 0x1800 0000 0x1400 0000 64 Mb SPIFI 1 GB 256 Mb 0x1041 0000 0x1040 0000 0x1008 A000 0x1008 0000 0x1001 8000 0x1001 0000 32 kB SRAM (LPC1850/30/20) 64 kB SRAM (LPC1850/30/20/10) 0x1000 0000 32 kB + 8 kB SRAM (LPC1850/30/20/10) 16 kB AHB SRAM (LPC1850/30/20/10) 16 kB AHB SRAM (LPC1850/30) 16 kB AHB SRAM (LPC1850/30) 16 kB AHB SRAM (LPC1850/30/20/10) SRAM/ 0x1000 0000 0 GB 256 Mb 0x0000 0000
002aaf228

#3 #2

0x400E 0000 0x400D 0000 0x400C 0000 0x400B 0000

APB

#1

0x400A 0000 0x4009 0000

APB

#0

0x4008 0000 0x4006 0000 0x4005 0000 0x4004 0000 0x4001 2000 0x4000 0000 DYCS1 DYCS0 0x3000 0000 0x2800 0000 0x2400 0000

RTC

AHB

128 Mb 64 kB ROM 32 Mb AHB SRAM

0x2200 0000 0x2001 0000 0x2000 C000 0x2000 8000 0x2000 4000 0x2000 0000

图 9.

LPC1850/30/20/10 存储器映射 (概述)
本文档中所有信息均受法律免责声明保护。 ? NXP B.V. 2012。 版权所有。

LPC1850_30_20_10

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 62 页,共 145 页

xxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxx x xxxxxxxxxxxxxx xxxxxxxxxx xxx xxxxxx xxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxx xxxxx xxxxxx xx xxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxx xxxxxxx xxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxx xxxxxxxxxxxxxx xxxxxx xx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxxxx xxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxx xxxxx x x
初始数据手册 修订版:3.1 — 2012 年 2 月 1 日 第 63 页,共 145 页
LPC1850_30_20_10
本文档中所有信息均受法律免责声明保护。 ? NXP B.V. 2012。 版权所有。

恩智浦半导体

0x400F 0000 0x400E 5000 0x400E 4000 0x400E 3000 0x400E 2000 0x400E 1000 0x400E 0000 0x400C 8000 0x400C 7000 0x400C 6000 0x400C 5000 0x400C 4000 0x400C 3000 0x400C 2000 0x400C 1000 0x400C 0000 0x400B 0000 0x400A 5000 0x400A 4000 0x400A 3000 0x400A 2000 0x400A 1000 0x400A 0000 0x4008 A000 0x4008 9000 0x4008 8000 0x4008 7000 0x4008 6000 0x4008 5000 0x4008 4000 0x4008 3000 0x4008 2000 0x4008 1000 0x4008 0000 UART1 USART0 WWDT SSP0 C_CAN1 I2S1 I2S0 I2C0 PWM GPIO GROUP1 GPIO GROUP0 GPIO SCU 1 0 ADC1 ADC0 C_CAN0 DAC I2C1 GIMA QEI SSP1 3 2 USART3 USART2 RI

LPC1850/30/20/10
0xFFFF FFFF APB3 ARM 0x6000 0000 0x4400 0000 0x4200 0000 0x4010 2000 0x4010 1000 0x4010 0000 APB2 GPIO 0x400F 8000 0x400F 4000 0x400F 2000 0x400F 1000 0x400F 0000 APB3 APB2 0x400E 0000 0x400D 0000 APB1 0x400C 0000 0x400B 0000 APB1 0x400A 0000 0x4009 0000 APB0 0x4008 0000 0x4006 0000 / RTC APB0 AHB 0x4005 0000 0x4004 0000 0x4001 2000 0x4000 0000 SRAM SCT 0x0000 0000
002aaf229

0x4006 0000 0x4005 4000 RGU CCU2 CCU1 CGU 0x4005 3000 0x4005 2000 0x4005 1000 0x4005 0000

0x4004 7000 RTC OTP RTC CREG 0x4004 6000 0x4004 5000 0x4004 4000 0x4004 3000 0x4004 2000 0x4004 1000 0x4004 0000 0x4001 2000 0x4001 0000 0x4000 9000 LCD USB1 USB0 AHB EMC SD/MMC SPIFI DMA 0x4000 8000 0x4000 7000 0x4000 6000 0x4000 5000

LPC1850/30/20/10

0x4000 4000 0x4000 3000

32 位 ARM Cortex-M3 微控制器

0x4000 2000 0x4000 1000 0x4000 0000

图 10. LPC1850/30/20/10 存储器映射 (外围设备)

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

7.11 解密特性
7.11.1 AES 解密
硬件 AES 解密可以结合使用 AES 算法与 128 位密钥对数据进行解码。 7.11.1.1 特性

? ? ? ?

对连接到四通道 SPI 闪存接口 (SPIFI) 的外部闪存数据进行解码。 密钥的安全存储。 支持 CMAC 哈希计算,用以验证加密数据。 在小端模式下处理数据。这意味着,从闪存读取的第一个字节会被作为最低有效字节集 成到 AES 码字中。从闪存读取的第 16 个字节是第一个 AES 码字的最高有效字节。

? 1 个字节 / 时钟周期的 AES 引擎性能。 ? 通过 GPDMA 支持 DMA 传输。
7.11.2 一次性可编程 (OTP) 存储器
OTP 提供通用的 128 位存储器和两个 128 位非易失性存储器块来存储 AES 密钥或其他客 户数据。

7.12 通用 I/O (GPIO)
LPC1850/30/20/10 提供 8 个 GPIO 端口,每个端口具有多达 31 个 GPIO 引脚。 没有连接到特定外围设备功能的器件引脚由 GPIO 寄存器进行控制。 引脚可动态配置为输入 或输出。 独立的寄存器允许同时设置或清除任意数量的输出。 可以读回输出寄存器的值以及 端口引脚的当前状态。 复位后所有 GPIO 引脚均会默认为输入,同时会使能上拉电阻。

7.12.1 特性

? 加速 GPIO 功能:
– GPIO 寄存器位于 AHB,这样可实现最快的 I/O 时序。 – 掩码寄存器允许把端口位集视为一组进行处理,保留其他位不变。 – 所有 GPIO 寄存器都是可进行字节和半字寻址的。 – 整个端口值可写在一个指令中。

? ? ? ?

位级设置和清除寄存器允许单一的指令集或清除一个端口中任何数量的位。 各个位的方向控制。 复位后所有 I/O 均会默认为输入。 可从所有 GPIO 引脚中选择多达 8 个 GPIO 引脚, 以创建一个边沿或电平敏感的 GPIO 中 断请求。

? 每个端口中的任何引脚均可触发 GPIO 组中的两个中断。

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 64 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

7.13 AHB 外围设备
7.13.1 状态可配置定时器 (SCT) 子系统
SCT 允许执行各种各样的定时、计数、输出调制和输入捕获操作。 SCT 的输入和输出与捕 获共享,并与 32 位通用计数器 / 定时器的输入 / 输出相匹配。 SCT 可配置为两个 16 位计数器或一个统一的 32 位计数器。在使用两个计数器时,除了计 数器值外,下列操作要素对于每个计数器来说都是独立的:

? 状态变量 ? 限制、终止、停止和启动条件 ? 匹配 / 捕获寄存器的值,以及重新载入或捕获控制值
如果使用两个计数器运行,以下操作要素是 SCT 通用的,但最后三个要素可以使用任一计 数器中的匹配条件:

? ? ? ? ?
7.13.1.1

时钟选择 输入 事件 输出 中断

特性

? ? ? ? ? ? ? ?

两个 16 位计数器或一个 32 位计数器。 由总线时钟或所选输入计时的计数器。 正计数或倒计数。 状态变量可以跨多个计数周期进行定序。 事件同时具有指定状态下的输入或输出条件和 / 或计数器匹配项。 事件可控制输出和中断。 所选事件可以限制、终止、启动或停止计数器操作。 提供如下支持: – 多达 8 种输入 (一种内部连接的输入) – 多达 16 种输出 – 16 个匹配 / 捕获寄存器 – 16 个事件 – 32 个状态

7.13.2 通用 DMA (GPDMA)
DMA 控制器允许外围设备到存储器、存储器到外围设备、外围设备到外围设备和存储器到 存储器之间的传输。每个 DMA 流都可以为单个源和目标提供单向串行 DMA 传输。例如, 一个双向端口需要一个发送流和一个接收流。对主机 1 而言,源和目标区都可以是一个存 储区或外围设备;但对主机 0 而言,仅为存储区。

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 65 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器 特性

7.13.2.1

? 八个 DMA 通道。每个通道可支持一个单向传输。 ? 16 条 DMA 请求线。 ? 单发DMA和连发DMA请求信号。 每个连接到DMA控制器的外围设备可以发出一个连发
DMA 请求或一个单次 DMA 请求。 DMA 连发大小通过编程 DMA 控制器进行设置。

? 支持存储器到存储器、存储器到外围设备、外围设备到存储器和外围设备到外围设备的
传输。

? 通过使用链接列表可支持分散或收集 DMA。这意味着源区和目标区不一定要占用连续
的存储区。

? 硬件 DMA 通道的优先级。 ? AHB从机DMA编程接口。 通过AHB从机接口对DMA控制寄存器写入, 从而对DMA控制
器进行编程。

? 两个用于传输数据的AHB总线主机。 这些接口在DMA请求有效时传输数据。 主机1可以
访问存储器和外围设备,主机 0 仅可访问存储器。

? ? ? ? ? ? ? ?

32 位 AHB 主机总线宽度。 来源和目标的递增或非递增寻址。 可编程的 DMA 连发大小。编程 DMA 连发大小可以提高传输数据的效率。 每个通道的内部四字 FIFO。 支持 8、 16 和 32 位宽的传送。 支持大端和小端。复位时, DMA 控制器默认为低位优先模式。 在 DMA 完成后或当 DMA 发生错误时,可中断处理器。 原始中断状态。屏蔽前,可以读取 DMA 错误和 DMA 计数的原始中断状态。

7.13.3 SPI 闪存接口 (SPIFI)
SPI 闪存接口支持低成本串行闪存存储器连接到 ARM Cortex-M3 处理器,相对于引脚数量 更多的并行闪存器件而言,性能损失并不大。 经过几个命令在启动时配置接口后,整个闪存中的内容可以像正常存储器一样由处理器和 / 或 DMA 通道按字节、半字和整字访问。擦除和编程通过简单的命令序列即可处理。 许多串行闪存器件使用半双工命令驱动的 SPI 协议进行器件设置和初始化,然后转为使用 半双工命令驱动的 4 位协议进行正常操作。不同的串行闪存厂商和器件接受或需要不同的 命令和命令格式。SPIFI 为此提供了足够的支持,可兼容常见的闪存器件,并预留了扩展功 能,确保兼容今后的产品。 7.13.3.1 特性

? ? ? ? ?

主存储器映射中的串行闪存接口。 支持经典的 4 位双向串行协议。 半双工协议与不同的供应商和器件兼容。 四通道 SPI 闪存接口 (SPIFI),其 1 位、 2 位或 4 位数据速率最高可达 40 Mb/ 秒。 支持 DMA 访问。

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 66 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

7.13.4 SD/MMC 卡接口
SD/MMC 卡接口支持以下模式:

? ? ? ?

安全数字存储器 (SD 3.0 版) 安全数字 I/O (SDIO 2.0 版) 消费类电子产品先进的运输架构 (CE-ATA 1.1 版) 多媒体卡 (MMC 4.4 版)

7.13.5 外部存储器控制器 (EMC)
LPC1850/30/20/10 EMC 是一个存储器控制器外围设备,它支持 RAM、ROM 和 NOR 闪存 等异步静态存储设备。此外,它还可用作片外存储器映射的器件和外围设备的接口。 7.13.5.1 特性

? 支持包括单一数据传输速率 SDRAM 在内的动态存储器接口。 ? 支持包括 RAM、 ROM 和 NOR 闪存在内的异步静态存储器件, 带有或不带有异步分页模
式。

? 低事务延迟。 ? 读和写缓冲区用来降低延迟并提高性能。 ? 支持具有8/16/32根数据线和24根地址线的宽范围静态存储器。 在器件LPC1820/10上,
只能使用 8/16 根数据线。

? 支持 16 位和 32 位宽片选型 SDRAM 存储器。 ? 静态存储器特性包括:
– 异步页面模式读取 – 可编程等待状态 – 总线周转延迟 – 输出使能和写使能延迟 – 更长的等待

? ? ? ?

四种芯片选择用于同步存储器,四种芯片选择用于静态存储器件。 多种省电模式可动态地控制 SDRAM 的 CKE 和 CLKOUT。 软件控制动态存储器的自动刷新模式; 控制器支持 2048 (A0 至 A10) 4096 、 (A0 至 A11) 8192 和 (A0 至 A12) 行地址同步存 储器件。这是典型的 512 Mb、 256 Mb 和 128 Mb 器件,每个器件的数据位可以为 4 位、 8 位、 16 位或 32 位。

? 如果需要,独立的复位域允许通过芯片复位进行自动刷新。
注:不支持同步静态存储设备 (同步连发模式) 。

7.13.6 高速 USB 主机 / 设备 /OTG 接口 (USB0)
注:USB0 控制器在器件 LPC1850/30/20 上可用 (参见表 2) 。 USB OTG 模块允许 LPC1850/30/20 器件直接连接到 PC 等 USB 主机(在设备模式下)或 USB 设备 (在主机模式下) 。

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 67 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器 特性

7.13.6.1

? ? ? ? ? ? ? ? ? ?

包含符合 UTMI+ 标准的收发器 (PHY)。 符合通用串行总线规范 2.0。 符合 USB OTG 补充规范。 符合增强型主机控制器接口规范。 支持 USB 2.0 自动模式发现。 支持符合 USB 标准的所有高速外围设备。 支持符合 USB 标准的所有全速外围设备。 支持 OTG 外围设备的软件主机协商协议 (HNP) 和会话请求协议 (SRP)。 支持中断。 这个模块有其自己集成的 DMA 引擎。

7.13.7 高速 USB 主机 / 设备的 ULPI (USB1) 接口
注:USB1 控制器在器件 LPC1850/30 上可用 (参见表 2) 。 USB1 接口可用作一个全速 USB 主机 / 设备接口,也可连接到外部 ULPI PHY 以实现高速 运行。 7.13.7.1 特性

? ? ? ? ? ? ?

符合通用串行总线规范 2.0。 符合增强型主机控制器接口规范。 支持 USB 2.0 自动模式发现。 如果连接到外部 ULPI PHY,则支持符合 USB 标准的所有高速外围设备。 支持符合 USB 标准的所有全速外围设备。 支持中断。 这个模块有其自己集成的 DMA 引擎。

7.13.8 LCD 控制器
注:LCD 控制器仅在器件 LPC1850 上可用。 LCD 控制器提供所有必需的控制信号,以直接传送到各种彩色和单色液晶面板。 STN (单 双面板)和 TFT 面板均可以操作。显示分辨率可选,最高可达 1024 × 768 像素。提供有若 干种彩色模式,最高的一种是 24 位真彩色非调色板模式。使用片内的 512 字节调色板,可 在降低总线利用率 (即所显示数据的存储器大小)的同时仍能支持大量颜色。 LCD 接口自带 DMA 控制器,可以不依赖 CPU 和其他系统功能而独立工作。内置的 FIFO 可作为显示数据的缓冲区, 提供系统时序灵活性。 硬件指针支持还可进一步减少显示所需的 CPU 时间。 7.13.8.1 特性

? ? ? ?
LPC1850_30_20_10

用以访问帧缓冲区的 AHB 主机接口。 通过单独的 AHB 从机接口来进行设置和控制。 提供了双 16 深度可编程 64 位宽 FIFO,为传入的显示数据提供缓冲支持。 通过 4 位或 8 位接口支持单双面板的单色超扭曲向列型 (STN) 显示器。
本文档中所有信息均受法律免责声明保护。 ? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 68 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

? 支持单面板和双面板彩色 STN 显示器。 ? 支持薄膜晶体管 (TFT) 彩色显示器。 ? 提 供 了 可 编 程 显 示 分 辨 率,包 括 但 不 限 于:320 × 200、 320 × 240、 640 × 200、
640 × 240、 640 × 480、 800 × 600 和 1024 × 768。

? ? ? ? ? ? ? ? ? ? ? ?

为单面板显示器提供硬件游标支持。 提供 15 灰阶单色、 3375 彩色 STN 以及 32 K 彩色调色板式 TFT 支持。 为单色 STN 提供每像素 1 位、 2 位或 4 位 (bpp) 调色板式显示。 为彩色 STN 和 TFT 提供 1 bpp、 2 bpp、 4 bpp 或 8 bpp 调色板式彩色显示。 针对彩色 STN 和 TFT 的 16 bpp 真彩色非调色板显示。 针对彩色 TFT 的 24 bpp 真彩色非调色板显示。 为不同的显示板提供可编程定时。 256 项、 16 位调色板 RAM,以一个 128 × 32-bit RAM 的方式呈现。 提供帧、行和像素时钟信号。 为 STN 提供交流偏置信号,为 TFT 面板提供数据使能信号。 支持大小端格式以及 Windows CE 数据格式。 LCD 面板时钟可以通过外设时钟或时钟输入引脚来生成。

7.13.9 以太网
注:以太网外设在器件 LPC1850/30 上可用 (参见表 2) 。 7.13.9.1 特性

? ? ? ? ? ?

10/100 Mbit/s TCP/IP 硬件校验和 IP 校验和 DMA 支持 功耗管理远程唤醒帧和魔术包检测 同时支持全双工和半双工操作 – 支持半双工操作的 CSMA/CD 协议。 – 支持全双工操作的 IEEE 802.3x 流控制。 – 在全双工操作中,可选择将接收到的暂停控制帧向前发送到用户应用程序。 – 用于半双工操作的背压支持。 – 全双工操作中如果流控输入信号消失,自动发送零时间片暂停帧。

? 支持 IEEE 1588 时间戳和 IEEE 1588 高级时间戳 (IEEE 1588-2008 v2)。

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 69 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

7.14 数字串行外围设备
7.14.1 UART
注:LPC1850/30/20/10 包含一个带标准发送与接收数据线的 UART。 UART1 还提供有一个完全的调制解调器控制反馈检验接口,并支持 RS-485/9 位模式,从 而允许使用 9 位模式进行软件地址检测和自动地址检测。 UART1 包含一个小数波特率生成器。用高于 2 MHz 的任何晶频均可获得标准波特率 (如 115200 Bd) 。 7.14.1.1 特性

? ? ? ? ? ? ? ? ?

最大 UART 数据比特率达 8MBit/s。 16 B 的接收与发送 FIFO。 寄存器位置符合 16C550 业界标准。 接收器 FIFO 的触发点为 1 B、 4 B、 8 B 和 14 B。 内置小数波特率生成器涵盖范围广泛的波特率,不需要特定值的外部晶体。 自动波特率功能和 FIFO 控制机制允许实施软件流量控制。 配备标准的调制解调器接口信号。此模块还完全支持硬件流量控制(自动 CTS/RTS) 。 支持 RS-485/9 位 /EIA-485 模式 (UART1)。 DMA 支持。

7.14.2 USART
注:LPC1850/30/20/10 包含三个 USART。除了标准发送与接收数据线外,USART 还支持 同步模式和智能卡模式。 USART 包含一个小数波特率生成器。用高于 2 MHz 的任何晶频均可获得标准波特率 (如 115200 Bd) 。 7.14.2.1 特性

? ? ? ? ? ? ? ? ? ? ?

最大 UART 数据比特率达 8 MBit/s。 16 B 的接收与发送 FIFO。 寄存器位置符合 16C550 业界标准。 接收器 FIFO 的触发点为 1 B、 4 B、 8 B 和 14 B。 内置小数波特率生成器涵盖范围广泛的波特率,不需要特定值的外部晶体。 自动波特率功能和 FIFO 控制机制允许实施软件流量控制。 支持 RS-485/9 位 /EIA-485 模式。 USART3 包含一种支持红外线通信的 IrDA 模式。 所有 USART 均支持 DMA。 支持数据比特率高达 8 Mbit/s 的同步模式。 智能卡模式符合 ISO7816 规范

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 70 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

7.14.3 SSP 串行 I/O 控制器
注:LPC1850/30/20/10 包含两个 SSP 控制器。 SSP 控制器可控制 SPI、4 线 SSI 或 Microwire 总线的操作。它可以与总线上的多个主机和 从机进行交互。在指定数据传输中,总线上只有一个主机和一个从机进行通信。 SSP 支持 全双工传输, 4 位至 16 位的数据帧可在主机与从机之间来回流动。在实际应用中,这两个 数据流往往只有一个会传送有意义的数据。 7.14.3.1 特性

? ? ? ? ? ? ?

最大 SSP 速度 < 待定 > Mbit/s (主机)或 < 待定 > Mbit/s (从机) 兼容摩托罗拉 SPI、 4 线德州仪器 SSI 和国家半导体 Microwire 总线 同步串行通信 主机或从机操作 同时适用于发送与接收的 8 帧 FIFO 4 位至 16 位帧 GPDMA 支持 DMA 传输

7.14.4 I2C 总线接口
注:每个 LPC1850/30/20/10 均包含两个 I2C 总线控制器。 I2C 总线是双向的,仅使用以下两根线进行 IC 间控制:串行时钟线 (SCL) 和串行数据线 (SDA)。每个设备均由一个唯一的地址进行识别,并且可用作一个纯接收器设备 (例如, LCD 驱动器)或一个同时具有信息收发功能的发送器 (例如,存储器) 。发送器和 / 或接 收器可在主机或从机模式下工作,具体取决于芯片是需要启动数据传输还是只被寻址。 I2C 是一种多主机总线,可由所连接的多个总线主机进行控制。 7.14.4.1 特性

? I2C0 是一种符合 I2C 标准的总线接口(具有开漏引脚) 2C0 还支持超快速模式,比特 。I
率最高为 1 Mbit/s。

? ? ? ? ? ? ? ? ? ?

I2C1 使用标准 I/O 引脚,比特率最高为 400 kbit/s (快速 I2 总线) 。 易于配置为主机、从机或主机 / 从机。 可编程时钟实现了通用速率控制。 在主机与从机之间的双向数据传输。 多主机总线 (无中央主机) 。 在同时发送的主机之间进行仲裁,从而避免总线上的串行数据的讹误。 串行时钟同步允许具有不同位率的设备通过一个串行总线通信。 串行时钟同步可用作一种反馈检验机制来挂起和恢复串行传输。 I2C 总线可用于测试和诊断。 所有 I2C 总线控制器均支持多个地址识别和总线监控模式。

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 71 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

7.14.5 I2S 接口
注:LPC1850/30/20/10 包含两个 I2S 接口。 I2S 总线提供一个适合数字音频应用程序的标准通信接口。 I2S 总线规范使用一条数据线、一条时钟线和一个字选择信号定义了一个 3 线串行总线。基 本的 I2S 总线连接具有一个主机(它始终作为主机)和一个从机。I2S 总线接口提供一个独 立的发送与接收通道,其中每一个均可用作主机或从机。 7.14.5.1 特性

? ? ? ? ? ? ? ? ? ?

该接口具有独立的输入 / 输出通道,其中每一个均可在主机或从机模式下工作。 能够处理 8 位、 16 位和 32 位字长。 支持单声道和立体声音频数据。 采样频率范围介于 16 kHz 至 192 kHz 之间 (16、 22.05、 32、 44.1、 48、 96、 192) kHz。 支持音频主时钟。 主机模式下的可配置字选择周期 (单独针对 I2S 总线输入和输出) 。 提供两个 8 字 FIFO 数据缓冲区,其中一个用于发送,另一个用于接收。 当缓存级别超过预编程界限时将生成中断要求。 两个 DMA 请求,由可编程的缓冲级别控制。这些都是连接到 GPDMA 块。 控件包括复位、停止和静音选项 (单独针对 I2S 总线输入和 I2S 总线输出) 。

7.14.6 C_CAN
注:LPC1850/30/20/10 包含两个 C_CAN 控制器。 控制器局域网络 (CAN) 定义为串行数据通信的高性能通信协议。 C_CAN 控制器可根据 CAN 规范版本 2.0B, 完全执行 CAN 协议。 C_CAN 控制器支持具有高可靠性的分布式实时控制, 可构建功能强大、低成本多路布线的局域网络。 7.14.6.1 特性

? ? ? ? ? ? ? ?

符合协议版本 2.0 部分 A 和 B。 支持最大 1 Mbit/s 的比特率。 支持 32 个消息对象。 每个消息对象都有自己的标识符掩码。 提供可编程 FIFO 模式 (消息对象的级联) 。 提供可掩蔽中断。 对于时间触发的 CAN 应用,支持 “禁用自动重传 (DAR)”模式。 为自检操作提供可编程环回模式。

7.15 计数器 / 定时器和马达控制
7.15.1 32 位通用定时器 / 外部事件计数器
注:LPC1850/30/20/10 具有四个 32 位定时器 / 计数器。

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 72 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器 定时器 / 计数器旨在对系统导出的时钟或外部提供的时钟的周期进行计数。 它可根据四个匹 配寄存器选择产生中断、产生定时 DMA 请求,或者在指定的定时器值执行其他操作。每个 定时器 / 计数器还包括两个捕获输入,用来在输入信号跳变时捕获定时器值,同时可根据需 要产生一个中断。

7.15.1.1

特性

? 一个带有可编程 32 位前置分频器的 32 位定时器 / 计数器。 ? 计数器或定时器操作。 ? 每个定时器有两个32位捕获通道, 可在输入信号跳变时快速捕获定时器值。 捕获事件也
可能会产生一个中断。

? 四个 32 位匹配寄存器允许:
– 连续操作,可选择在匹配时产生中断。 – 在与可选中断生成相匹配时停止定时器运行。 – 在与可选中断生成相匹配时进行定时器复位。

? 匹配寄存器拥有四个外部输出,它们具有如下功能:
– 匹配时设置低电平。 – 匹配时设置高电平。 – 匹配时切换。 – 匹配时不执行任何操作。

? 最多有两个匹配寄存器可用来产生定时 DMA 请求。
7.15.2 电机控制 PWM
马达控制 PWM 是一个专门的 PWM,支持三相马达和其他组合。系统会提供反馈输入,以 便自动检测转子位置,并利用这些信息来加大或减小速度。此外还会提供中止输入,以便让 PWM 立即释放所有马达驱动输出。与此同时,可就其他通用定时、计数、捕获和比较应用 对马达控制 PWM 进行详细的配置。

7.15.3 正交编码器接口 (QEI)
正交编码器,又名双通道增量式编码器,把角位移转换成两个脉冲信号。通过监控脉冲的数 目和两个信号的相对相位,用户可以跟踪位置、旋转方向和速度。另外还有第三个通道,或 索引信号,可用于复位位置计数器。正交编码器接口会对正交编码器轮产生的数字脉冲进行 解码, 以便求出位置对时间的积分并确定旋转的方向。 此外, QEI 还可捕获编码器轮的速度。

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 73 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器 特性

7.15.3.1

? ? ? ? ? ? ? ? ? ? ? ?

跟踪编码器位置。 根据方向进行递增 / 递减计数。 可对 2× 或 4× 位置计数进行编程。 使用内置定时器来捕获速度。 速度比较功能,可产生 “小于”中断。 使用 32 位寄存器来保存位置和速度。 三个位置比较寄存器,可产生中断。 用于记录转数的索引计数器。 索引比较寄存器,可产生中断。 可结合索引和位置中断来产生整个位移或局部旋转位移的中断。 带可编程编码器输入信号延迟的数字滤波器。 可接受已解码的信号输入 (时钟和方向) 。

7.15.4 重复中断 (RI) 定时器
重复中断定时器提供了一个自由运行的 32 位计数器,它将与一个可选值进行比较,在出现 匹配时会产生一个中断。可以屏蔽定时器 / 比较的任意位,使其避开匹配检测。重复中断定 时器可用于创建一个按预定的时间间隔重复的中断。 7.15.4.1 特性

? 32 位计数器。计数器可自由运行,或通过一个已产生的中断来复位。 ? 32 位比较值。 ? 32 位比较掩码。计数器值等于比较值时,会在遮蔽后生成中断。这样可实现简单比较无
法实现的组合。

7.15.5 窗口化看门狗定时器 (WWDT)
看门狗的用途是,在软件未能在可编程设定的时间窗口内定期为控制器提供服务时复位该 控制器。 7.15.5.1 特性

? ? ? ? ? ? ? ?

如果没有在可编程设定的超时期间内定期重新载入,则产生片内复位。 可选的窗口操作需要在最短与最长时间周期 (这两者均可编程设定)范围内重新载入。 可在看门狗超时之前的可编程时间生成可选的警报中断。 可通过软件使能,但需要硬件复位或禁用看门狗复位 / 中断。 错误的喂狗时序会令看门狗产生复位或中断 (如使能) 。 具有指示看门狗复位的标志。 带内部前置分频器的可编程 24 位定时器。 可从 (Tcy(WDCLK) × 256 × 4) 到 (Tcy(WDCLK) × 224 × 4) 中选择 Tcy(WDCLK) × 4 倍数的时间 周期。

? 看门狗时钟 (WDCLK) 使用 IRC 作为时钟源。

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 74 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

7.16 模拟外设
7.16.1 模数转换器
注:LPC1850/30/20/10 包含两个 10 位 ADC。 7.16.1.1 特性

? ? ? ? ? ? ?

10 位逐次逼近型模数转换器。 输入在 8 个引脚中多路复用。 掉电模式。 测量范围:0 至 VDDA。 采样频率最高为 400 kSamples/s。 用于单个或多个输入的连发转换模式。 可选择由ADCTRIG0或ADCTRIG1引脚、 结合定时器输出8或15或者PWM输出MCOA2 跳变来触发转换。

? 每个 A/D 通道的独立结果寄存器可减少中断开销。 ? DMA 支持。
7.16.2 数模转换器 (DAC)
7.16.2.1 特性

? ? ? ?

10 位分辨率 采用单调性设计 (电阻串结构) 转换速度可控 低功耗

7.17 RTC 电源域中的外围设备
7.17.1 RTC
“实时时钟 (RTC)”是一组在系统电源开启时计量时间的计数器,电源关闭时也可使用。在 CPU 不访问其寄存器时耗电极低,特别是在低功耗模式下。 RTC 时钟由一个会产生 1 Hz 内部时间基准的独立 32 kHz 振荡器进行计时,并由其自己的电源引脚 VBAT 自行供电。 7.17.1.1 特性

? 测量时间流逝,以维护日历和时钟。提供秒、分钟、小时、月日期、月、年、周日期及
年日期。

? ? ? ? ? ?

超低功耗设计,支持电池供电系统。使用 CPU 电源供电,如果有。 专用电池供电引脚。 RTC 供电独立于芯片其它部分。 校准计数器允许优于 ±1 秒 / 天的调节,分辨率 1 秒。 时间寄存器任意方面的增量均可以生成周期性的中断。 可为具体日期 / 时间生成报警中断。

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 75 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

7.17.2 警报定时器
警报定时器是一个 16 位定时器,它从 1 kHz 开始按预设值倒计数,最多间隔 1 分钟会发出 报警。计数器达到 0x00 时触发状态位,并如果使能的话产生中断。 警报定时器是 RTC 电源域的一部分,可由电池供电。

7.18 系统控制
7.18.1 配置寄存器 (CREG)
以下设置在配置寄存器模块中控制:

? ? ? ? ? ? ?

BOD 断路设置 振荡器输出 DMA 至外设复用 以太网模式 存储器映射 定时器 /USART 输入 使能 USB 控制器

此外, CREG 块还包含器件识别和器件配置信息。

7.18.2 系统控制单元 (SCU)
系统控制单元决定数字引脚的功能和电力模式。所有引脚默认选择功能 0,使能上拉电阻。 ADC 和 DAC 以及大多数 USB 引脚的模拟 I/O 均位于独立垫上, 并且不通过 SCU 进行控制。

7.18.3 时钟产生单元 (CGU)
时钟产生单元 (CGU) 可产生若干个基准时钟。基准时钟在频率和相位方面可以不相关,并 且在 CGU 内可以有不同的时钟源。一个 CGU 基准时钟会被发送至 CLKOUT 引脚。生成 CPU 时钟的基准时钟称为 CCLK。 每个基准时钟可以产生多个分支时钟。 分支时钟提供了非常灵活的控制, 可用于进行功耗管 理。所有分支时钟都是两个时钟控制单元 (CCU) 之一的输出,并且可以单独进行控制。来 自同一个基准时钟的分支时钟在频率和相位方面会保持同步。

7.18.4 内部 RC 振荡器 (IRC)
IRC 用作 WWDT 的时钟源,以及 / 或者用作依次驱动 PLL 和 CPU 的时钟。标称的 IRC 频 率为 12 MHz。可对 IRC 进行调整,使其在整个电压和温度范围内精确到 1 %。 上电或任何芯片复位后,LPC1850/30/20/10 会使用 IRC 作为时钟源。软件稍后可能会切换 到其他可用时钟源之一。

7.18.5 PLL0USB (适用于 USB0)
PLL0 是一种适用于 USB0 高速控制器的专用 PLL。 PLL0 接受来自外部振荡器的输入时钟频率,范围介于 14 kHz 与 25 MHz 之间。输入频率 可通过一个电流控制振荡器 (CCO) 倍增至高频。 CCO 的工作频率范围介于 4.3 MHz 与 550 MHz 之间。
LPC1850_30_20_10
本文档中所有信息均受法律免责声明保护。 ? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 76 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

7.18.6 PLL0AUDIO (用于音频)
音频 PLL PLL0AUDIO 是一个步长非常小的通用 PLL。此 PLL 接受来自外部振荡器或内部 IRC 的输入时钟频率。输入频率可通过一个电流控制振荡器 (CCO) 倍增至高频。Σ - Δ转 换器会调制 PLL 分频比率,以获得所需的输出频率。输出频率可作为采样频率 fs 的倍数设 置为 32 × fs、64 × fs、128 × fs、256 × fs、384 × fs、512 × fs,采样频率 fs 范围介于 16 kHz 与 192 kHz 之间(16、22.05、32、44.1、48、96、192)kHz。也可设置为其他多个频率。

7.18.7 系统 PLL1
PLL1 接受来自外部振荡器的输入时钟频率,范围介于 10 MHz 与 25 MHz 之间。输入频率 可通过一个电流控制振荡器 (CCO) 倍增至高频。乘数可以是一个 1 至 32 的整数值。 CCO 的工作频率范围介于 156 MHz 与 320 MHz 之间, 因此在此锁相环中有一个额外的分频器, 用以确保 CCO 位于其频率范围内的同时,PLL 能提供所需的输出频率。输出分频器可设置 为按 2、4、8 或 16 分频,以产生输出时钟。由于输出分频器的最小值为 2,因此这就确保 了 PLL 输出有 50 % 的占空比。芯片复位后,PLL 会被关闭和绕过,并且可通过软件使能。 程序必须配置并激活 PLL、等待 PLL 锁定,然后连接到 PLL 作为时钟源。PLL 建立时间为 100 μs。

7.18.8 复位产生单元 (RGU)
可使用 RGU 来为各个模块和外围设备产生独立的复位信号。

7.18.9 功耗控制
LPC1850/30/20/10具有若干个独立的电源域, 可控制内核和外围设备的功率 (参见图11) 。 RTC 及其关联的外围设备(警报定时器、CREG 块、OTP 控制器、备份寄存器和事件路由 器)均位于 RTC 电源域中,它可由电池电源或主调压器供电。功率选择开关可确保 RTC 模 块始终处于上电状态。

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 77 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

LPC18xx
VDDIO VSS VDDREG PLL I/O

RTC VBAT RTC I/O (Vps) RTCX1 RTCX2 / RESET WAKEUP0/1/2/3

32 kHz

/RTC

DAC VDDA VSSA ADC ADC

VPP OTP USB0_VDDA3V3_DRIVER USB0_VDDA3V3 USB0

OTP

USB0

002aag305

图 11. LPC1850/30/20/10 电源域

LPC1850/30/20/10 支持 4 种低功耗模式:睡眠模式、深度睡眠模式、掉电模式和深度掉电 模式。 LPC1850/30/20/10 可通过唤醒 [3:0] 引脚以及 RTC 电源域中的电池供电块所产生的中断, 从深度睡眠模式、掉电模式和深度掉电模式中唤醒。

7.19 仿真和调试
调试和跟踪功能集成到 ARM Cortex-M3 中,除了标准 JTAG 调试和并行跟踪功能外,还 支持串行调试接口和跟踪功能。ARM Cortex-M3 经过配置后可支持多达 8 个断点和 4 个 观察点。

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 78 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

8. 极限值
表 6. 符号 VDD(REG)(3V3) VDD(IO) VDDA(3V3) VBAT VDD(3V3) Vprog(pf) VI 极限值 参数 稳压器电源电压 (3.3 V) 输入 / 输出电源电压 模拟电源电压 (3.3 V) 电池电源电压 电源电压 (3.3 V) polyfuse 编程电压 输入电压 条件 位于引脚 VDDREG 上 位于引脚 VDDIO 上 位于引脚 VDDA 上 位于引脚 VBAT 上 位于引脚VDD 上;仅限于LQFP100 封装 位于引脚 VPP 上 仅当存在 VDD(IO) 电源电压时才有效 容压为5 V的I/O引脚 (参见表3) 为模拟功能配置的 ADC/DAC 引 脚和数字 I/O 引脚 (参见表 3) USB0 引脚 (参见表 3) USB1引脚:USB1_DP和USB1_DM (参见表 3) IDD ISS Ilatch Tstg Ptot(pack) VESD
[1]
[2]

根据 “绝对最大额定值体系 (IEC 60134)” [1] 。
最小值 2.2 2.2 2.2 2.2 2.2 2.7 ?0.5 ?0.5 0 0
[3] [3]

最大值 3.6 3.6 3.6 3.6 3.6 3.6 5.5 VDDA(3V3) 5.2 5.2 100 100 100 +150 1.5 +2000

单位 V V V V V V V V V V mA mA mA °C W V

电源电流 接地电流 I/O 闩锁电流 存储温度 总功耗 (每个封装) 静电放电电压

每个电源引脚 每个接地引脚 ?(0.5VDD(IO)) < VI < (1.5VDD(IO)) ; Tj < 125 °C

-

[4]

?65 -

基 于 封 装的 热传 递,不是器 件的 功耗 人体模型;所有引脚
[5]

?2000

以下情况适用于极限值: a) 该产品包含专门设计用以保护其内部器件的电路,用来防止过量静电荷的破坏作用。但建议仍要采取一些常规预防措施避免超过最大 额定值。 b) 参数在工作温度范围内有效,除非另有说明。所有电压都是相对于 VSS 而言的,除非另有说明。

[2] [3] [4] [5]

包含三态模式下输出端的电压;电压为 2.0 V 时速度将会减慢。 峰值电流的上限为对应最大电流的 25 倍。 取决于封装类型。 人体模型:相当于通过 1.5 kΩ 的串联电阻对 100 pF 电容放电。

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 79 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

9. 热学特性
芯片结温的平均值 Tj (°C) 可使用以下公式进行计算: T j = T amb + ( P D × R th ( j – a ) ) (1)

? Tamb = 环境温度 (°C), ? Rth(j-a) = 封装结点到环境的热阻 (°C/W) ? PD = 内部和 I/O 功耗的总和
I/O 很多时候都可以忽略不计。 内部功耗等于 IDD 和 VDD 的乘积。 引脚的 I/O 功耗往往较小, 不过,它在某些应用中可能比较重要。
表 7. 热学特性 VDD = 2.2 V 至 3.6 V ; Tamb = ?40 °C 至 +85 °C,除非另有说明; 符号 Tj(max) 参数 最大结点温度 条件 最小值 典型值 最大值 125 单位 °C

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 80 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

10. 静态特性
表 8. 静态特性 Tamb = ?40 °C 至 +85 °C,除非另有说明。只适用于 LPC1850/30/20/10 修订版 “A”部分。 符号 电源引脚 VDD(IO) VDD(REG)(3V3) VDDA(3V3) VBAT VDD(3V3) IDD(REG)(3V3) 输入 / 输出电源电压 稳压器电源电压 (3.3 V) 模拟电源电压 (3.3 V) 电池电源电压 电源电压 (3.3 V) 稳压器电源电流 (3.3 V) 位于 VDD 引脚上;仅限于 LQFP100 封装 稳压器电源工作模式;代码 位于引脚 VDDA 上 2.2 2.2 2.2 2.2 2.2 3.6 3.6 3.6 3.6 3.6 V V V V V 参数 条件 最小值 典型值 [1] 最大值 单位

while(1){}
从 RAM 执行;禁用所有外 围设备 CCLK = 12 MHz;PLL1 禁用 CCLK = 12 MHz;PLL1 使能 CCLK = 120 MHz CCLK = 156 MHz IDD(REG)(3V3) 调压器电源电流 (3.3 V) 稳压器电源低功耗模式; 在执行RAM的WFE/WFI指 令后;所有外围设备禁用 睡眠模式 深度睡眠模式 掉电模式 深度掉电模式 IBAT 电池电源电流 深度睡眠模式 掉电模式 深度掉电模式 IDD(IO) I/O 电源电流 深度睡眠模式 掉电模式 深度掉电模式 IDD(ADC) ADC 电源电流 深度睡眠模式 掉电模式 深度掉电模式
[7] [7] [7] [2][3] [2] [2] [2] [2][5] [2][5] [2][5] [2][3]

6.5 mA mA mA mA 7.5 25 30

[2][4]

[2][4] [2][4]

-

5.5 75 16 0.02 15 15 3 1 1 0.03 0.4 0.4 0.007

-

mA μA μA μA μA μA μA μA μA μA μA μA μA

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 81 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 8. 静态特性 (续) Tamb = ?40 °C 至 +85 °C,除非另有说明。只适用于 LPC1850/30/20/10 修订版 “A”部分。 符号 RESET 引脚 VIH VIL Vhys 高电平输入电压 低电平输入电压 滞回电压
[6]

参数

条件

最小值

典型值 [1]

最大值 5.5

单位 V

0.8 × (Vps ? 0.35) ?0.5 -

[6]

0.3 × (Vps ? V 0.1) V

[6]

0.05 × (Vps ? 0.35) 3 ?3 3

标准 I/O 引脚 - 普通驱动强度 CI IIL IIH IOZ 输入电容 低电平输入电流 高电平输入电流 断态输出电流 VI = 0 V ;片内上拉电阻禁 用 VI = VDD(IO) ;片内下拉电 阻禁用 VO = 0 V 至 VDD(IO) ;片内 上拉 / 下拉电阻禁用;绝对 值 配置引脚以提供一个数字 功能; VDD(IO) ≥ 2.2 V VDD(IO) = 0 V VO VIH VIL Vhys VOH VOL IOH IOL IOHS IOLS Ipd 输出电压 高电平输入电压 低电平输入电压 滞回电压 高电平输出电压 低电平输出电压 高电平输出电流 低电平输出电流 高电平短路输出电流 低电平短路输出电流 下拉电流 IOH = ?6 mA IOL = 6 mA VOH = VDD(IO) ? 0.4 V VOL = 0.4 V 拉高;连接到地 拉低;连接到 VDD(IO) VI = 5 V
[9] [9] [11] [12] [13] [8]

2 -

pF nA nA nA

-

VI

输入电压

0

-

5.5

V

0 0 0.7 × VDD(IO) ?0.5 0.1 × VDD(IO) VDD(IO) ? 0.4 ?6 6 -

93

3.6 VDD(IO) 5.5 0.3 × VDD(IO) 0.4 86.5 76.5 -

V V V V V V V mA mA mA mA μA

激活输出

Ipu

上拉电流

VI = 0 V

[11] [12] [13]

-

?62

-

μA

VDD(IO) < VI ≤ 5 V Rs 串联电阻 位于带模拟功能的 I/O 引脚 上;模拟功能使能

-

10 200

-

μA Ω

I/O 引脚 - 高电平驱动强度 CI
LPC1850_30_20_10

输入电容
本文档中所有信息均受法律免责声明保护。

-

-

2

pF
? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 82 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 8. 静态特性 (续) Tamb = ?40 °C 至 +85 °C,除非另有说明。只适用于 LPC1850/30/20/10 修订版 “A”部分。 符号 IIL IIH IOZ VI 参数 低电平输入电流 高电平输入电流 断态输出电流 输入电压 条件 V I = 0 V ;禁用片内上拉 电阻 VI = VDD(IO) ;禁用片内下 拉电阻 VO = 0 V至 VDD(IO);禁用片 内上拉 / 下拉电阻;绝对值 配置引脚以提供一个数字 功能; VDD(IO) ≥ 2.2 V VDD(IO) = 0 V VO VIH VIL Vhys Ipd 输出电压 高电平输入电压 低电平输入电压 滞回电压 下拉电流 VI = VDD(IO)
[11] [12] [13] [8]

最小值 -

典型值 [1] 3 ?3 3

最大值 -

单位 nA nA nA

0 0 0 0.7 × VDD(IO) ?0.5 0.1 × VDD(IO) -

62

5.5 3.6 VDD(IO) 5.5 0.3 × VDD(IO) -

V V V V V V μA

激活输出

Ipu

上拉电流

VI = 0 V

[11] [12] [13]

-

?62

-

μA

VDD(IO) < VI ≤ 5 V I/O 引脚 - 高电平驱动强度:普通驱动模式 IOH IOL IOHS IOLS 高电平输出电流 低电平输出电流 高电平短路输出电流 低电平短路输出电流 VOH = VDD(IO) ? 0.4 V VOL = 0.4 V 拉高;连接到地 拉低;连接到 VDD(IO)
[9] [12] [9] [12]

?4 4 -

10 -

32 32

μA mA mA mA mA

I/O 引脚 - 高电平驱动强度:中电平驱动模式 IOH IOL IOHS IOLS 高电平输出电流 低电平输出电流 高电平短路输出电流 低电平短路输出电流 VOH = VDD(IO) ? 0.4 V VOL = 0.4 V 拉高;连接到地 拉低;连接到 VDD(IO)
[9] [12] [9] [12]

?8 8 -

-

65 63

mA mA mA mA

I/O 引脚 - 高电平驱动强度:高电平驱动模式 IOH IOL IOHS IOLS
LPC1850_30_20_10

高电平输出电流 低电平输出电流 高电平短路输出电流 低电平短路输出电流

VOH = VDD(IO) ? 0.4 V VOL = 0.4 V 拉高;连接到地 拉低;连接到 VDD(IO)
本文档中所有信息均受法律免责声明保护。

?14 14
[9] [12] [9] [12]

-

113 110

mA mA mA mA

-

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 83 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 8. 静态特性 (续) Tamb = ?40 °C 至 +85 °C,除非另有说明。只适用于 LPC1850/30/20/10 修订版 “A”部分。 符号 IOH IOL IOHS IOLS I/O 引脚 - 高速 CI IIL IIH IOZ 输入电容 低电平输入电流 高电平输入电流 断态输出电流 V I = 0 V ;禁用片内上拉 电阻 VI = VDD(IO) ;禁用片内下 拉电阻 V O = 0 V 至 VDD(IO) ;禁 用片内上拉 / 下拉电阻; 绝对值 配置引脚以提供一个数字 功能; VDD(IO) ≥ 2.2 V VDD(IO) = 0 V VO VIH VIL Vhys VOH VOL IOH IOL IOHS IOLS Ipd 输出电压 高电平输入电压 低电平输入电压 滞回电压 高电平输出电压 低电平输出电压 高电平输出电流 低电平输出电流 高电平短路输出电流 低电平短路输出电流 下拉电流 IOH = ?8 mA IOL = 8 mA VOH = VDD(IO) ? 0.4 V VOL = 0.4 V 拉高;连接到地 拉低;连接到 VDD(IO) VI = VDD(IO)
[9] [9] [11] [12] [13] [8]

参数 高电平输出电流 低电平输出电流 高电平短路输出电流 低电平短路输出电流

条件 VOH = VDD(IO) ? 0.4 V VOL = 0.4 V 拉高;连接到地 拉低;连接到 VDD(IO)
[9] [12] [9] [12]

最小值 ?20 20 -

典型值 [1] -

最大值 165 156

单位 mA mA mA mA

I/O 引脚 - 高电平驱动强度:超高电平驱动模式

-

3 ?3 3

2 -

pF nA nA nA

VI

输入电压

0 0 0 0.7 × VDD(IO) ?0.5 0.1 × VDD(IO) VDD(IO) ? 0.4 ?8 8 -

62

5.5 3.6 VDD(IO) 5.5 0.3 × VDD(IO) 0.4 86 76 -

V V V V V V V V mA mA mA mA μA

激活输出

Ipu

上拉电流

VI = 0 V

[11] [12] [13]

-

?62

-

μA

VDD(IO) < VI ≤ 5 V 开漏 VIH I2C0 总线引脚 高电平输入电压

0.7 × VDD(IO)

0 -

-

μA V

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 84 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 8. 静态特性 (续) Tamb = ?40 °C 至 +85 °C,除非另有说明。只适用于 LPC1850/30/20/10 修订版 “A”部分。 符号 VIL Vhys VOL ILI 振荡器引脚 Vi(XTAL1) Vo(XTAL2) Cio USB0 Rpd VIC 引脚 [15] 下拉电阻 共模输入电压 位于引脚 USB0_VBUS 上 高速模式 全速 / 低速模式 线性调频模式 Vi(dif) USB1 引脚 IOZ VBUS VDI VCM Vth(rs)se VOL VOH Ctrans ZDRV 差分输入电压 (USB1_DP/USB1_DM)[15] 断态输出电流 总线电源电压 差分输入敏感性电压 差分共模电压范围 单端接收器切换阀值电压 低速 / 全速下的低电平输 1.5 kΩ 到 3.6 V 的 RL 出电压 低速 / 全速下的高电平输 15 kΩ 接地的 RL 出电压 (驱动) 收发器电容 接地引脚
[16]

参数 低电平输入电压 滞回电压 低电平输出电压 输入泄漏电流

条件

最小值 ?0.5 0.1 × VDD(IO)

典型值 [1] 0.14 4.5 64 200 400 -

最大值 0.3 × VDD(IO) 0.4 10 1.2 1.2 0.8 80 500 2500 600 1100 ±10 5.25 2.5 2.0 0.18 3.5 20 44.1

单位 V V V μA μA V V pF kΩ mV mV mV mV μA V V V V V V pF Ω

IOLS = 3 mA VI = VDD(IO) VI = 5 V
[10]

?0.5 ?0.5
[14]

XTAL1 引脚输入电压 XTAL2 引脚输出电压 输入 / 输出电容

48 ?50 800 ?50 100

0 V < VI < 3.3 V |(D+) ? (D?)| 包括 VDI 范围

[15]

0.2 0.8 0.8 2.8 36

无法达到高速的驱动器 带 33 Ω 串联电阻;稳态 的驱动器输出阻抗 驱动

[1] [2] [3] [4] [5] [6] [7] [8] [9]

无法保证得到典型额定值。上表列出的值是在室温 (25 °C)、标称的电源电压下测得的。 VDD(REG)(3V3) = VDD(IO)= VDDA(3V3) = 3.3 V ; Tamb = 25 °C 适用于所有功耗测量。 PLL1 禁用。正常功耗模式。 PLL1 使能。正常功耗模式。 位于引脚 VBAT 上; Tamb = 25 °C。 VDD(REG)(3V3) 不存在。 Vps 对应于电源开关的输出 (参见图 11) ,它由 VBAT 和 VDD(Reg)(3V3) 中的较大者确定。 VDDA(3V3) = 3.3 V ; Tamb = 25 °C。 VDD(IO) 电源电压必须存在。 只要电流限制不超过器件允许的最大电流即可。

[10] 到 VSS。 [11] 指定值为模拟值和绝对值。 [12] 弱上拉电阻连接至 VDD(IO) 轨,并将 I/O 引脚上拉至 VDD(IO) 电平。
LPC1850_30_20_10
本文档中所有信息均受法律免责声明保护。 ? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 85 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

[13] 外加输入电源超过 VDD(IO) 时,输入单元禁用弱上拉电阻。 [14] 指定的参数值为模拟值,不包括结合电容。 [15] 对于 USB 操作, 3.0 V ≤ VDD((IO) ≤ 3.6 V。设计保证。 [16] 包括 33 Ω ± 1 % (在 D+ 和 D? 上)的外部电阻。

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 86 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

10.1 功耗
注:本节中的所有功耗数据只适用于 LPC1850/30/20/10 器件修订版 “A” 。
001aac984

X X (X) X

X

X

<tbd>
X X X X X (X) X

X

X

条件:Tamb = 25 °C ;从 SRAM 中执行 while(1){} 代码时进入正常模式;禁用内部上拉电阻;使能 系统 PLL ;使能 IRC ;禁用 BOD ;禁用所有外围设备;禁用所有外围设备时钟。

图 12. 典型电源电流与稳压器的电源电压 VDD(REEG)(3V3) 在工作模式下的关系

X X (X) X

001aac984

X

X

<tbd>
X X X X X (X) X

X

X

条件:VDD(REG)(3V3) = 3.0 V ;从 SRAM 中执行 while(1){} 代码时进入正常模式;禁用内部上拉电阻; 使能系统 PLL ;使能 IRC ;禁用 BOD ;禁用所有外围设备;禁用所有外围设备时钟。

图 13. 典型电源电流与温度在工作模式下的关系

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 87 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

X X (X) X

001aac984

X

X

<tbd>
X X X X X (X) X

X

X

条件:VDD(REG)(3V3) = 3.0 V ;禁用内部上拉电阻;使能系统 PLL ;使能 IRC ;禁用 BOD ;禁用所 有外围设备;禁用所有外围设备时钟。

图 14. 典型电源电流与温度在睡眠模式下的关系

X X (X) X

001aac984

X

X

<tbd>
X X X X X (X) X

X

X

条件:VBAT = 0 V ; VDD(IO) = 0 V。

图 15. 典型电源电流与温度在深度睡眠模式下的关系

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 88 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

X X (X) X

001aac984

X

X

<tbd>
X X X X X (X) X

X

X

条件:VBAT = 0 V ; VDD(IO) = 0 V。

图 16. 典型电源电流与温度在掉电模式下的关系

X X (X) X

001aac984

X

X

<tbd>
X X X X X (X) X

X

X

条件:VBAT = 0 V ; VDD(IO) = 0 V。

图 17. 典型电源电流与温度在深度掉电模式下的关系

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 89 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

10.2 电气引脚特性
X X (X) X
001aab173

X X (X) X

001aab173

X

X

<tbd>
X X X X X X (X) X

X

X

<tbd>
X X X X X X (X) X

X

X

X

X

条件:VDD(REG)(3V3) = VDD(IO) = 3.3 V ;标准端口引脚。

条件:VDD(REG)(3V3) = VDD(IO) = 3.3 V ;标准端口引脚。

图 18. 典型高电平输出电压VOH 与高电平输出源电流 IOH 的 关系

图 19. 典型低电平输出电流 IOL 与低电平输出电压 VOL 的 关系

+20 Ipu (μA) 0

002aag625

-20 T = 25 °C -40 °C -40

-60

-80

0

1

2

3

4

VI (V)

5

条件:VDD(IO)) = 3.3 V。模拟值。 T = 25 °C 时的值为典型值。 T = ?40 °C 时的值对应于最小值。

图 20. 典型上拉电流 Ipu 与输入电压 VI 的关系

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 90 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

120 Ipd (μA) 90

002aag626

60

T =25 °C -40 °C

30

0

0

1

2

3

4

VI (V)

5

条件:VDD(IO) = 3.3 V。模拟值。 T = 25 °C 的值是典型值。 T = ?40 °C 时的值对应于最大值。

图 21. 典型下拉电流 Ipd 与输入电压 VI 的关系

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 91 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

11. 动态特性
11.1 唤醒时间
表 9. 动态特性:从深度睡眠、掉电和深度掉电模式唤醒 Tamb = ?40 °C 至 +85 °C 符号 twake 参数 唤醒时间 条件 从睡眠模式 从深度睡眠模式和掉电模式 从深度掉电模式 复位后
[1] [2]
[2]

最小值 3× Tcy(clk) 12 -

典型值 [1]

最大值 单位 ns μs μs μs

5 × Tcy(clk) 51 250 250 -

无法保证得到典型额定值。上表列出的值是在室温 (25 °C)、标称的电源电压下测得的。 Tcy(clk) = 1/CCLK,其中 CCLK 表示 CPU 时钟频率。

11.2 外部时钟
表 10. 动态特性:外部时钟 Tamb = ?40 °C 至 +85 °C ; VDD(IO) 在指定的范围内。 [1] 符号 fosc Tcy(clk) tCHCX tCLCX
[1] [2]

参数 振荡器频率 时钟周期时间 时钟高电平时间 时钟低电平时间

条件

最小值 1 40 Tcy(clk) × 0.4 Tcy(clk) × 0.4

典型 值 [2] -

最大值 25 1000 Tcy(clk) × 0.6 Tcy(clk) × 0.6

单位 MHz ns ns ns

参数在工作温度范围内有效,除非另有说明。 无法保证得到典型额定值。上表列出的值是在室温 (25 °C)、标称的电源电压下测得的。

tCLCX Tcy(clk)

tCHCX

002aag698

图 22. 外部时钟时序 (振幅至少为 Vi(RMS) = 200 mV)

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 92 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

11.3 晶体振荡器
表 11. 动态特性:振荡器 Tamb = ?40 °C 至 +85 °C ;规定范围内的 VDD(IO)、 VDD(REG)(3V3)。 [1] 符号 tjit(per) 参数 MHz)[5] 5 MHz 晶体 10 MHz 晶体 15 MHz 晶体 高频模式 (20 MHZ - 25 tjit(per) MHz)[6] 20 MHz 晶体 25 MHz 晶体
[1] [2] [3] [4] [5] [6] 参数在工作温度范围内有效,除非另有说明。 无法保证得到典型额定值。上表列出的值是在室温 (25 °C)、标称的电源电压下测得的。 指示 RMS 周期抖动。 不包括 PLL 感应的抖动。 选择 XTAL_OSC_CTRL 寄存器内的 HF = 0。 选择 XTAL_OSC_CTRL 寄存器内的 HF = 1。
[3][4] [3][4]

条件

最小值 -

典型值 [2] 最大值 13.2 6.6 4.8 4.3 3.7 -

单位 ps ps ps ps ps

低频模式 (1 MHz - 20

周期抖动时间

周期抖动时间

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 93 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

11.4 IRC 和 RTC 振荡器
表 12. 动态特性:IRC 和 RTC 振荡器 Tamb = ?40 °C 至 +85 °C ; 2.2 V ≤ VDD(REG)(3V3) ≤ 3.6 V。 [1] 符号 fosc(RC) fi(RTC)
[1] [2]

参数 内部 RC 振荡器频率 RTC 输入频率

条件 -

最小值 11.88 -

典型值[2] 最大值 12 32.768 12.12 -

单位 MHz kHz

参数在工作温度范围内有效,除非另有说明。 无法保证得到典型额定值。上表列出的值是在室温 (25 °C)、标称的电源电压下测得的。

X X (X) X

001aab173

X

X

<tbd>
X X X X X X (X) X

X

X

条件:频率值是典型值。

图 23. 内部 RC 振荡器频率与温度的关系

11.5 I2C 总线
表 13. 动态特性:I2C 总线引脚 Tamb = ?40 °C 至 +85 °C ; 2.2 V ≤ VDD(REG)(3V3) ≤ 3.6 V。 [1] 符号 fSCL 参数 SCL 时钟频率 条件 标准模式 快速模式 超快速模式 tf 下降时间
[3][4][5][6]

最小值 0 0 0 20 + 0.1 × Cb 4.7 1.3 0.5

最大值 100 400 1 300 300 120 -

单位 kHz kHz MHz ns ns ns μs μs μs

SDA 和 SCL 信号 标准模式 快速模式 超快速模式

tLOW

SCL 时钟的低电平周期

标准模式 快速模式 超快速模式

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 94 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 13. 动态特性:I2C 总线引脚 Tamb = ?40 °C 至 +85 °C ; 2.2 V ≤ VDD(REG)(3V3) ≤ 3.6 V。 [1] 符号 tHIGH 参数 SCL 时钟的高电平周期 条件 标准模式 快速模式 超快速模式 tHD;DAT 数据保持时间
[2][3][7]

最小值 4.0 0.6 0.26 0 0 0 250 100 50

最大值 -

单位 μs μs μs μs μs μs ns ns ns

标准模式 快速模式 超快速模式

tSU;DAT

数据建立时间

[8][9]

标准模式 快速模式 超快速模式

[1] [2] [3] [4] [5] [6] [7]

参数在工作温度范围内有效,除非另有说明。 tHD;DAT 是根据 SCL 的下降沿测量得出的数据保持时间;适用于数据传输和确认。 对于 SDA 信号,器件的内部必须能够提供至少 300 ns 的保持时间 (关于 SCL 信号的 VIH(min)) ,以便桥接 SCL 下降沿的未定义区域。 。如果与采用 Hs 模式的器件混用,则允许使用更快的下降时间。 Cb = 一条总线的总电容 (以 pF 为单位) SDA 和 SCL 总线的最大 tf 被指定为 300 ns。 SDA 输出阶段的最大下降时间 tf 被指定为 250 ns。这将使得串联保护电阻能够在 SDA 和 SCL 引脚与 SDA/SCL 总线之间进行连接,而不会超出指定的最大 tf。 在超快速模式中,为输出阶段和总线时序指定的下降时间相同。如果使用串联电阻,那么设计者在考虑总线时序时应虑及这种情况。 标准模式和快速模式的最大 tHD;DAT 可以分别为 3.45 μs 和 0.9 μs,但必须小于按跳变时间计算的 tVD;DAT 或 tVD;ACK 的最大值。只有在器 件没有延长 SCL 信号的低电平周期 (tLOW) 时,才必须满足此最大值。如果时钟延长了 SCL,则在建立时间之前,数据必须一直有效,然 后才能释放时钟。 tSU;DAT 是根据 SCL 的上升沿测量得出的数据建立时间;适用于数据传输和确认。 快速模式 I2C 总线器件可在标准模式 I2C 总线系统中使用,但必须满足 SU;DAT = 250 ns 这一要求。如果器件没有延长 SCL 信号的低电平 周期, 则会自动默认为这种情况。 如果此类器件没有延长 SCL 信号的低电平周期, 则它必须将下一个数据位输出到 SDA 线 tr(max) + tSU;DAT = 1000 + 250 = 1250 ns (根据标准模式 I2C 总线规格) ,然后才能释放 SCL 线。此外,确认时序也必须满足此建立时间。

[8] [9]

tf SDA 70 % 30 % tf 70 % 30 % 70 % 30 % tHD;DAT

tSU;DAT

tVD;DAT tHIGH

SCL

70 % 30 %

70 % 30 % tLOW

70 % 30 %

S

1 / fSCL

002aaf425

图 24. I2C 总线引脚时钟时序

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 95 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

11.6 I2S 总线接口
表 14. 动态特性:I2S 总线接口引脚 条件和数据参 Tamb = 25 °C ; 2.2 V ≤ VDD(REG)(3V3) ≤ 3.6 V ; 2.7 V ≤ VDD(IO) ≤ 3.6 V ; CL = 20 pF。 考 I2S0 和 I2S1 引脚。模拟值。 符号 tr tf tWH tWL 参数 上升时间 下降时间 脉冲宽度高 脉冲宽度低 位于引脚I2Sx_TX_SCK 和 I2Sx_RX_SCK 上 位于引脚I2Sx_TX_SCK 和 I2Sx_RX_SCK 上 条件 最小值 典型值 最大值 单位 4 4 ns ns 通用输入和输出

<待定> -

<待定> ns

输出 tv(Q) 数据输出有效时间 位于 I2Sx_TX_SDA 引 脚上 位于I2Sx_TX_WS引脚 上 输入 tsu(D) 数据输入建立时间 位于 I2Sx_RX_SDA 引 脚上 位于引脚 I2Sx_RX_WS 上 th(D) 数据输入保持时间 位于 I2Sx_RX_SDA 引 脚上 位于 I2Sx_RX_WS 引 脚上
[1]
[1] [1] [1]

-

4.4 4.3

-

ns ns

-

0 0.20

-

ns ns

-

3.7 3.9

-

ns ns

I2S 总线接口的时钟 BASE_APB1_CLK = 150 MHz ; I2S 总线接口的外设时钟 PCLK = BASE_APB1_CLK / 12。 I2S 时钟周期时间 Tcy(clk) = 79.2 ns ;对应于 I2S 总线规范中的 SCK 信号。

Tcy(clk)

tf

tr

I2Sx_TX_SCK tWH I2Sx_TX_SDA tWL

tv(Q) I2Sx_TX_WS tv(Q)
002aag497

图 25. I2S 总线时序 (发送)

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 96 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

Tcy(clk)

tf

tr

I2Sx_RX_SCK tWH I2Sx_RX_SDA tsu(D) th(D) tWL

I2Sx_RX_WS tsu(D) tsu(D)
002aag498

图 26. I2S 总线时序 (接收)

11.7 USART 接口
表 15. 动态特性:USART 接口 Tamb = 25 °C ; 2.2 V ≤ VDD(REG)(3V3) ≤ 3.6 V ; 2.7 V ≤ VDD(IO) ≤ 3.6 V ; CL = 20 pF。模拟值。 符号 Tcy(clk) 输出 tv(Q) 数据输出有效时间 位于引脚 Ux_TXD 上 6.5 ns 参数 时钟周期时间 条件 位于引脚 Ux_UCLK 上 最小值 典型值 最大值 单位 0.1 μs

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 97 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

11.8 SSP 接口
表 16. 动态特性:SPI 模式下的 SSP 引脚 Tamb = 25 °C ; 2.2 V ≤ VDD(REG)(3V3) ≤ 3.6 V ; 2.7 V ≤ VDD(IO) ≤ 3.6 V。模拟值。 符号 Tcy(clk) SSP 主机 tDS tDH tv(Q) th(Q) SSP 从机 Tcy(PCLK) Tcy(clk) tDS tDH tv(Q) th(Q)
[1]

参数 时钟周期时间

条件 全双工模式 仅当发送时
[1]

最小值 10
[2]

典型值 40 20 8.8 ?5.0 3.9 0.4

最大值 -

单位 ns ns ns ns ns ns ns

数据建立时间 数据保持时间 数据输出有效时间 数据输出保持时间 PCLK 周期时间 时钟周期时间 数据建立时间 数据保持时间 数据输出有效时间 数据输出保持时间

SPI 模式下 SPI 模式下 SPI 模式下 SPI 模式下

120 -

10.5 1 4.0 0.2

-

ns ns ns ns ns

SPI 模式下 SPI 模式下 SPI 模式下 SPI 模式下

Tcy(clk) = (SSPCLKDIV × (1 + SCR) × CPSDVSR) / fmain。 来自 SPI 比特率的时钟周期时间 Tcy(clk) 是主时钟频率 fmain、 SSP 外围设备时钟 分频器 (SSPCLKDIV)、 SSP SCR 参数 (在 SSP0CR0 寄存器中指定)以及 SSP CPSDVSR 参数 (在 SSP 时钟前置分频寄存器中指 定)的一个函数。 Tcy(clk) = 12 × Tcy(PCLK)。

[2]

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 98 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

Tcy(clk)

tclk(H)

tclk(L)

SCK (CPOL = 0)

SCK (CPOL = 1) tv(Q) MOSI tDS MISO tDH CPHA = 1 th(Q)

tv(Q) MOSI tDS MISO tDH

th(Q)

CPHA = 0

002aae829

图 27. SPI 模式下的 SSP 主机时序

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 99 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

Tcy(clk) SCK (CPOL = 0)

tclk(H)

tclk(L)

SCK (CPOL = 1) tDS MOSI tv(Q) MISO th(Q) CPHA = 1 tDH

tDS MOSI tv(Q) MISO

tDH

th(Q)

CPHA = 0

002aae830

图 28. SPI 模式下的 SSP 从机时序

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 100 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

11.9 外部存储器接口
表 17. 动态特性:静态外部存储器接口 CL = 22 pF ,用于 EMC_Dn ; CL = 20 pF,用于所有其他接口; Tamb = ?40 °C 至 85 °C ; 2.2 V ≤ VDD(REG)(3V3) ≤ 3.6 V ; 2.7 V ≤VDD(IO) ≤ 3.6 V ;设计能保证这些值。 符号 读周期参数 tCSLAV tCSLOEL tCSLBLSL tOELOEH CS 低电平至地址有效时间 CS 低电平至 OE 低电平时间 CS低电平至BLS低电平时间 PB = 1 OE 低电平至 OE 高电平时间
[2] [2]

参数 [1]

条件

最小值 ?3.1 ?0.6 + Tcy(clk) × WAITOEN ?0.7

典型值 -

最大值 1.6 1.3 + Tcy(clk) × WAITOEN 1.8

单位 ns ns ns

?0.6 + (WAITRD ? WAITOEN + 1) × Tcy(clk) -

?0.4 + ns (WAITRD ? WAITOEN + 1) × Tcy(clk) ?16 + (WAITRD ? WAITOEN +1) × Tcy(clk) 1.9 1.4 2.6 0 1.8 1.6 1.5 0.2 1.8 ns

tam

存储器访问时间

th(D) tCSHBLSH tCSHOEH tOEHANV tCSHEOR tCSLSOR 写周期参数 tCSLAV tCSLDV tCSLWEL tCSLBLSL tWELWEH

数据输入保持时间 CS高电平至BLS高电平时间 PB = 1 CS 高电平至 OE 高电平时间 OE 高电平至地址无效 CS 高电平至读取时间结束 CS 低电平至读取时间开始 CS 低电平至地址有效时间 CS 低电平至数据有效时间 CS 低电平至 WE 低电平时间 PB = 1 CS低电平至BLS低电平时间 PB = 1 WE 低电平至 WE 高电平时间 PB = 1
[2]

?16 ?0.4 ?0.4 PB = 1
[3] [4]

-

ns ns ns ns ns ns ns ns ns ns

?2.0 ?2.0 0 ?3.1 ?3.1 ?1.5 ?0.7

?0.6 + (WAITWR ? WAITWEN + 1) × Tcy(clk) ?0.9 + Tcy(clk) ?0.4 + Tcy(clk) ?0.7 -

?0.4 + ns (WAITWR ? WAITWEN + 1) × Tcy(clk) 2.3 + Tcy(clk) ?0.3 + Tcy(clk) 1.8 ns ns ns

tWEHDNV tWEHEOW tCSLBLSL tBLSLBLSH

WE 高电平至数据无效时间 WE 高电平至写时间结束 CS 低电平至 BLS 低电平

PB = 1 PB = 1 PB = 0

[2] [2] [5]

BLS 低电平至 BLS 高电平时 PB = 0 间

[2]

?0.9 + (WAITWR ? WAITWEN + 1) × Tcy(clk) ?1.9 + Tcy(clk) ?2.5 + Tcy(clk) ?2.0 ?2.5 ?0.9 + Tcy(clk) -

?0.1 + ns (WAITWR ? WAITWEN + 1) × Tcy(clk) ?0.5 + Tcy(clk) 1.4 + Tcy(clk) 0 1.4 2.4 + Tcy(clk) ns ns ns ns ns

tBLSHEOW tBLSHDNV tCSHEOW tBLSHDNV tWEHANV

BLS 高电平至写时间结束 BLS 高电平至数据无效时间 CS 高电平至写时间结束 BLS 高电平至数据无效时间 WE 高电平至地址无效时间

PB = 0 PB = 0 PB = 1 PB = 1

[2] [5] [2] [5]

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 101 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

[1] [2] [3] [4] [5]

对于上升沿,参数指定为 VDD(IO) 的 40% ;对于下降沿,参数指定为 VDD(IO) 的 60%。 ) Tcy(clk) = 1/CCLK (参见 《LPC18xx 用户手册》 。 读操作结束 (EOR):tCSHOEH、 tOEHANV、 tCSHBLSH 中的最长值。 读操作开始 (SOR):tCSLAV、 tCSLOEL、 tCSLBLSL 中的最长值。 写操作结束 (EOW):地址无效或 EMC_BLSn 高电平中的最早者。

EMC_An tCSLAV EMC_CSn tOEHANV tCSLAV tCSHEOW

tCSLOEL EMC_OE

tOELOEH tCSHOEH tBLSHEOW tCSLBLSL tBLSLBLSH

EMC_BLSn EMC_WE tam tCSLSOR EMC_Dn SOR EOR EOW
002aag699

tCSLDV tCSHEOR th(D) tBLSHDNV

图 29. 外部静态存储器读 / 写访问 (PB = 0)

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 102 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

EMC_An tCSLAV EMC_CSn tCSLOEL EMC_OE tCSLBLSL tOELOEH tCSHOEH tCSLBLSL EMC_BLSn tCSHBLSH tCSLWEL tWELWEH tWEHEOW tOEHANV tCSLAV tCSHEOW

EMC_WE tam tCSHEOR tCSLSOR EMC_Dn SOR EOR EOW
002aag700

tBLSHDNV

th(D)

tCSLDV

tWEHDNV

图 30. 外部静态存储器读 / 写访问 (PB = 1)

LPC1850_30_20_10

本文档中所有信息均受法律免责声明保护。

? NXP B.V. 2012。 版权所有。

初始数据手册

修订版:3.1 — 2012 年 2 月 1 日

第 103 页,共 145 页

恩智浦半导体

LPC1850/30/20/10
32 位 ARM Cortex-M3 微控制器

表 18.

动态特性:动态外部存储器接口

温度和工艺范围内的模拟数据; EMC_DYCSn、 EMC_RAS、 EMC_CAS、 EMC_WE、 EMC_An 的 CL = 10 pF ; EMC_Dn 的 CL = 9 pF ; EMC_DQMOUTn、EMC_CLKn、EMC_CKEOUTn 的 CL = 5 pF ; Tamb = ?40 °C 至 85 °C ; 2.2 V ≤ VDD(REG)(3V3) ≤ 3.6 V ; VDD(IO) =3.3 V ± 10 % ; RD = 1 (参见 《LPC18xx 用户手册》 ); EMC_CLKn 延迟 CLK0_DELAY = CLK1_DELAY = CLK2_DELAY = CLK3_DELAY = 0。
符号 Tcy(clk) 通用读写周期 td(DYCSV) th(DYCS) td(RASV) th(RAS) td(CASV) th(CAS) td(WEV) th(WE) td(DQMOUTV) th(DQMOUT) td(AV) th(A) td(CKEOUTV) th(CKEOUT) 读周期参数 tsu(D) th(D) 写周期参数 td(QV) th(Q) 数据输出有效延迟时间 数据输出保持时间 0.5 × Tcy(clk) 3.8 + 0.5 × Tcy(clk) 0.7 + 0.5 × Tcy(clk) 6.2 + 0.5 × Tcy(clk) ns ns 数据输入建立时间 数据输入保持时间 ?1.5 ?0.5 0.8 2.2 ns ns 动态片选有效延迟时间 动态片选保持时间 行地址选通有效延迟时间 行地址选通保持时间 列地址选通有效延迟时间 列地址选通保持时间 写使能有效延迟时间 写使能保持时间 DQMOUT 有效延迟时间 DQMOUT 保持时间 地址有效延迟时间 地址保持时间 CKEOUT 有效延迟时间 CKEOUT 保持时间 0.3 + 0.5 × Tcy(clk) 0.5 + 0.5 × Tcy(clk) 0.3 + 0.5 × Tcy(clk) 1.3 + 0.5 × Tcy(clk) 0.2 + 0.5 × Tcy(clk) 0.3 + 0.5 × Tcy(clk) 0.5 × Tcy(clk) 3.1 + 0.5 × Tcy(clk) 0.9 + 0.5 × Tcy(clk) 3.1 + 0.5 × Tcy(clk) 1.1 + 0.5 × Tcy(clk) 2.9 + 0.5 × Tcy(clk) 0.9 + 0.5 × Tcy(clk) 3.2 + 0.5 × Tcy(clk) 1.4 + 0.5 × Tcy(clk) 3.1 + 0.5 × Tcy(clk) 0.8 + 0.5 × Tcy(clk) 3.8 + 0.5 × Tcy(clk) 0.9 + 0.5 × Tcy(clk) 3.1 + 0.5 × Tcy(clk) 0.7 + 0.5 × Tcy(clk) 5.1 + 0.5 × Tcy(clk) 4.9 + 0.5 × Tcy(clk) 4.6 + 0.5 × Tcy(clk) 5.9 + 0.5 × Tcy(clk) 5.0 + 0.5 × Tcy(clk) 6.3 + 0.5 × Tcy(clk) 5.1 + 0.5 × Tcy(clk) ns ns ns ns ns ns ns ns ns ns ns ns ns ns 参数 时钟周期时间 最小值 8.4 典型值 最大值 单位 ns

表 19. 动态特性:动态外部存储器接口; EMC_CLK[3:0] 延迟值 Tamb = ?40 °C 至 85 °C ; VDD(IO) =3.3 V ± 10 % ; 2.2 V ≤ VDD(REG)(3V3) ≤ 3.6 V。 符号 td 参数 延迟时间 条件 延迟值 CLKn_DELAY = 0 CLKn_DELAY = 1 CLKn_DELAY = 2 CLKn_DELAY = 3 CLKn_DELAY = 4 CLKn_DELAY = 5 CLKn_DELAY = 6 CLKn_DELAY = 7
[1]
[1]

最小值 0.0
[1] [1] [1] [1] [1] [1] [1]

典型值 0.0 0.5 1.0 1.6 2.0 2.6 3.1 3.6

最大值 0.0 0.8 1.7 2.5 3.3 4.1 4.9 5.8

单位 ns ns ns ns ns ns ns ns

0.4 0.7 1.1 1.4 1.7 2.1 2.5

对 EMCDELAYCLK 寄存器中的 EMC_CLKn 延迟值进行编程 (参见 《LPC18xx 用户手册》 。延迟值对于 ) 所有 SDRAM 时钟 EMC_CLKn 必须相同 CLK0_DELAY = CLK1_DELAY = CLK2_DELAY = CLK3_DELAY。 :

LPC1850_30_20_1

相关文章:
LPC1850中文介绍
LPC1850中文介绍_信息与通信_工程科技_专业资料。LPC1850 中文介绍 概述 LPC1850 是 LPC18xx 系列产品中的一款,拥有以下性能特征。 LPC18xx ARM Cortex-M3 的微...
LPC1800简介
LPC1810 LPC1812 LPC1813 LPC1815 LPC1817 LPC1820 LPC1822 LPC1823 LPC1825 LPC1827 LPC1830 LPC1833 LPC1837 LPC1850 LPC1853 LPC1857 0 512(1x512) 512(...
工程结算书
自攻丝等 名称 规格说明 lpc47-1850 型号集热器 8 不锈钢内胆热水箱 36KW 36KW 单位 组台套套宗台台 m m 宗个 m 组 m m 宗宗组 数量 16 1 1 1 1...
单片机分类及汇总大全
J1850,最具 代表的是 Motorola 32 位单片机,它集成了包括各种通信协议在内的 ...NXP(恩智浦)公司(由 philips 创立半个多世纪)的 80C51 系列、LPC700 系列、...
沈阳财富广场太阳能系统设计文件
900 综合单价 1 2 3 4 5 6 集热器 支架 储热水箱 供水循环 泵 供水循环 泵 集热循环 泵 LPC58-1850-80 4#国标角钢 10吨 威乐PH-251E 威乐PH-1012E...
深圳市太阳能屋顶计划太阳能热水系统部品(部件)推荐目录公示第一批
LPC47-1630 LPC58-1830 LPC58-2130 LPC47-1550 LPC47-1650 LPC58-1650 LPC58-1850 深圳市越众 (集团) 股份有限公司 山东力诺瑞特新能 深圳市科德建筑节 源...
GSM手机工作原理简介
PCS1900 的频段分为上行:1850~1910MHz,下行:1930~1990MHz,上行与下行频段的...即规 则脉冲编码与 LPC 参数比特共 182 个,加上 3 位奇 偶检验比特,及 4...
1号副车提升选型设计
? 25 0.9 ? 3.5 1 656.43 s Lpc ——为井口车场平均长度 Vpc ——为串...m p L0 (sin ? ? f 2 cos ? ) = 664000 40(15 ? 70 ? 1850)(...
移动通信作业
PCS1900的频段分为上行:1850~1910MHz,下行:1930~ 1990MHz,上行与下行频段的...即规则脉冲编码与 LPC 参数比特 共182个,加上3位奇偶检验比特,及4位尾比特共...
通信网络发展过程
(Code Division Multiple Ac- cess) 也在 90 年代中期, , 美国指定 1850 -...无线 通信的话音编码,从早期的“线性 预测编码”LPC(Linear Predictive Coding)...
更多相关标签:
恩智浦半导体公司 | 二阶魔方公式 | lpc1850 开发板 | lpc1850 datasheet | lpc1850引脚 | lpc1800 | lpc1850 原理图 | lpc1850 开发板原理图 |