当前位置:首页 >> 能源/化工 >>

半导体制造工艺流程


半导体制造工艺流程
N 型硅:掺入 V 族元素--磷 P,砷 As,锑 Sb P 型硅:掺入 III 族元素—镓 Ga,硼 B PN 结: 半导体元件制造过程可分为 前段(FrontEnd)制程 晶圆处理制程(WaferFabrication;简称 WaferFab) , 晶圆针测制程(WaferProbe) ; 后段(BackEnd) 构装(Packaging) ,

测试制程(InitialTestandFinalTest) 一,晶圆处理制程 晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件(如电晶体,电 容体,逻辑闸等) ,为上述各制程中所需技术最复杂且资金投入最多的过程,以 微处理器(Microprocessor)为例,其所需处理步骤可达数百道,而其所需加工 机台先进且昂贵,动辄数千万一台,其所需制造环境为为一温度,湿度与含尘 (Particle)均需控制的无尘室(Clean-Room) ,虽然详细的处理程序是随著产 品种类与所使用的技术有关; 不过其基本处理步骤通常是晶圆先经过适当的清洗 (Cleaning)之后,接著进行氧化(Oxidation)及沈积,最后进行微影,蚀刻 及离子植入等反覆步骤,以完成晶圆上电路的加工与制作. 二,晶圆针测制程 经过 WaferFab 之制程后,晶圆上即形成一格格的小格,我们称之为晶方或 是晶粒(Die) ,在一般情形下,同一片晶圆上皆制作相同的晶片,但是也有可能 在同一片晶圆上制作不同规格的产品;这些晶圆必须通过晶片允收测试,晶粒将 会一一经过针测(Probe)仪器以测试其电气特性,而不合格的的晶粒将会被标 上记号(InkDot) ,此程序即称之为晶圆针测制程(WaferProbe) .然后晶圆将依 晶粒为单位分割成一粒粒独立的晶粒 三,IC 构装制程 IC 构装制程(Packaging) :利用塑胶或陶瓷包装晶粒与配线以成积体电路 目的:是为了制造出所生产的电路的保护层,避免电路受到机械性刮伤或是 高温破坏. 半导体制造工艺分类 半导体制造工艺分类 一双极型 IC 的基本制造工艺: A 在元器件间要做电隔离区(PN 结隔离,全介质隔离及 PN 结介质混合隔离) ECL(不掺金) (非饱和型) ,TTL/DTL(饱和型) ,STTL(饱和型)B 在元器 件间自然隔离 I2L(饱和型) 半导体制造工艺分类 二 MOSIC 的基本制造工艺: 根据栅工艺分类 A 铝栅工艺 B 硅栅工艺

其他分类 1, (根据沟道)PMOS,NMOS,CMOS 2, (根据负载元件)E/R,E/E,E/D 半导体制造工艺分类 三 Bi-CMOS 工艺: A 以 CMOS 工艺为基础 P阱N阱 B 以双极型工艺为基础 双极型集成电路和 MOS 集成电路优缺点 半导体制造环境要求 主要污染源: 微尘颗粒, 中金属离子, 有机物残留物和钠离子等轻金属例子. 超净间:洁净等级主要由微尘颗粒数/m3 半导体元件制造过程 前段(FrontEnd)制程---前工序 晶圆处理制程(WaferFabrication;简称 WaferFab) 典型的 PN 结隔离的掺金 TTL 电路工艺流程 横向晶体管刨面图 纵向晶体管刨面图 NPN 晶体管刨面图 1.衬底选择 10Ω.cm111 晶向,偏离 2O~5O P 型 Siρ 晶圆(晶片)晶圆(晶片)的生产由砂即(二氧化硅)开始,经由电弧炉的 提炼还原成冶炼级的硅,再经由盐酸氯化,产生三氯化硅,经蒸馏纯化后,透过 慢速分解过程,制成棒状或粒状的「多晶硅」 .一般晶圆制造厂,将多晶硅融解 后,再利用硅晶种慢慢拉出单晶硅晶棒.一支 85 公分长,重 76.6 公斤的 8 寸硅 晶棒,约需 2 天半时间长成.经研磨,抛光,切片后,即成半导体之原料晶圆片 第一次光刻—N+埋层扩散孔 1.减小集电极串联电阻 2.减小寄生 PNP 管的影响 外延层淀积 1.VPE(Vaporousphaseepitaxy)气相外延生长硅 SiCl4+H2→Si+HCl 2.氧化 Tepi>Xjc+Xmc+TBL-up+tepi-ox 第二次光刻—P+隔离扩散孔 在衬底上形成孤立的外延层岛,实现元件的隔离. 第三次光刻—P 型基区扩散孔 决定 NPN 管的基区扩散位置范围 第四次光刻—N+发射区扩散孔 集电极和 N 型电阻的接触孔,以及外延层的反偏孔. Al—N-Si 欧姆接触:ND≥1019cm-3, 第五次光刻—引线接触孔 第六次光刻—金属化内连线:反刻铝 CMOS 工艺集成电路

CMOS 集成电路工艺--以 P 阱硅栅 CMOS 为例 1.光刻 I---阱区光刻,刻出阱区注入孔 CMOS 集成电路工艺--以 P 阱硅栅 CMOS 为例 2.阱区注入及推进,形成阱区 CMOS 集成电路工艺--以 P 阱硅栅 CMOS 为例 3.去除 SiO2,长薄氧,长 Si3N4 CMOS 集成电路工艺--以 P 阱硅栅 CMOS 为例 4.光 II---有源区光刻 CMOS 集成电路工艺--以 P 阱硅栅 CMOS 为例 5.光 III---N 管场区光刻,N 管场区注入,以提高场开启,减少闩锁效应 及改善阱的接触. CMOS 集成电路工艺--以 P 阱硅栅 CMOS 为例 6.光 III---N 管场区光刻,刻出 N 管场区注入孔;N 管场区注入. CMOS 集成电路工艺--以 P 阱硅栅 CMOS 为例 7.光Ⅳ---p 管场区光刻,p 管场区注入,调节 PMOS 管的开启电压,生长多 晶硅. CMOS 集成电路工艺--以 P 阱硅栅 CMOS 为例 8.光Ⅴ---多晶硅光刻,形成多晶硅栅及多晶硅电阻 CMOS 集成电路工艺--以 P 阱硅栅 CMOS 为例 9.光ⅤI---P+区光刻,P+区注入.形成 PMOS 管的源,漏区及 P+保护环. CMOS 集成电路工艺--以 P 阱硅栅 CMOS 为例 10.光Ⅶ---N 管场区光刻,N 管场区注入,形成 NMOS 的源,漏区及 N+保护 环. CMOS 集成电路工艺--以 P 阱硅栅 CMOS 为例 11.长 PSG(磷硅玻璃) . CMOS 集成电路工艺--以 P 阱硅栅 CMOS 为例 12.光刻Ⅷ---引线孔光刻. CMOS 集成电路工艺--以 P 阱硅栅 CMOS 为例 13.光刻Ⅸ---引线孔光刻(反刻 AL) . 晶圆材料(Wafer) 圆晶是制作矽半导体 IC 所用之矽晶片, 状似圆形, 故称晶圆. 材料是 「矽」 , IC(IntegratedCircuit)厂用的矽晶片即为矽晶体,因为整片的矽晶片是单一 完整的晶体,故又称为单晶体.但在整体固态晶体内,众多小晶体的方向不相, 则为复晶体(或多晶体) .生成单晶体或多晶体与晶体生长时的温度,速率与杂 质都有关系. 一般清洗技术 光学显影 光学显影是在感光胶上经过曝光和显影的程序, 把光罩上的图形转换到感光 胶下面的薄膜层或硅晶上.光学显影主要包含了感光胶涂布,烘烤,光罩对准, 曝光和显影等程序. 曝光方式:紫外线,X 射线,电子束,极紫外 蚀刻技术(EtchingTechnology) 蚀刻技术(EtchingTechnology)是将材料使用化学反应物理撞击作用而移 除的技术.可以分为:

湿蚀刻(wetetching):湿蚀刻所使用的是化学溶液,在经过化学反应之后 达到蚀刻的目的. 乾蚀刻(dryetching):乾蚀刻则是利用一种电浆蚀刻(plasmaetching) . 电浆蚀刻中蚀刻的作用,可能是电浆中离子撞击晶片表面所产生的物理作用,或 者是电浆中活性自由基(Radical)与晶片表面原子间的化学反应,甚至也可能 是以上两者的复合作用. 现在主要应用技术:等离子体刻蚀 常见湿法蚀刻技术 CVD 化学气相沉积 是利用热能,电浆放电或紫外光照射等化学反应的方式,在反应器内将反应 物 (通常为气体) 生成固态的生成物, 并在晶片表面沉积形成稳定固态薄膜 (film) 的一种沉积技术.CVD 技术是半导体 IC 制程中运用极为广泛的薄膜形成方法, 如介电材料 (dielectrics) 导体或半导体等薄膜材料几乎都能用 CVD 技术完成. , 化学气相沉积 CVD 化学气相沉积技术 常用的 CVD 技术有:(1)「常压化学气相沈积(APCVD);(2)「低压化学气 」 相沈积(LPCVD);(3)「电浆辅助化学气相沈积(PECVD) 」 」 较为常见的 CVD 薄膜包括有:■二气化硅(通常直接称为氧化层)■氮化硅 ■多晶硅■耐火金属与这类金属之其硅化物 物理气相沈积(PVD) 主要是一种物理制程而非化学制程.此技术一般使用氩等钝气,藉由在高真 空中将氩离子加速以撞击溅镀靶材后,可将靶材原子一个个溅击出来,并使被溅 击出来的材质(通常为铝,钛或其合金)如雪片般沉积在晶圆表面.PVD 以真空, 测射,离子化或离子束等方法使纯金属挥发,与碳化氢,氮气等气体作用,加热 至 400~600℃(约 1~3 小时)后,蒸镀碳化物,氮化物,氧化物及硼化物等 1~ 10μm 厚之微细粒状薄膜,PVD 可分为三种技术:(1)蒸镀(Evaporation) ;(2) 分子束磊晶成长(MolecularBeamEpitaxy;MBE) ;(3)溅镀(Sputter) 解离金属电浆(淘气鬼)物理气相沉积技术 解离金属电浆是最近发展出来的物理气相沉积技术, 它是在目标区与晶圆之 间,利用电浆,针对从目标区溅击出来的金属原子,在其到达晶圆之前,加以离 子化.离子化这些金属原子的目的是,让这些原子带有电价,进而使其行进方向 受到控制,让这些原子得以垂直的方向往晶圆行进,就像电浆蚀刻及化学气相沉 积制程.这样做可以让这些金属原子针对极窄,极深的结构进行沟填,以形成极 均匀的表层,尤其是在最底层的部份. 离子植入(IonImplant) 离子植入技术可将掺质以离子型态植入半导体组件的特定区域上, 以获得精 确的电子特性.这些离子必须先被加速至具有足够能量与速度,以穿透(植入) 薄膜,到达预定的植入深度.离子植入制程可对植入区内的掺质浓度加以精密控 制.基本上,此掺质浓度(剂量)系由离子束电流(离子束内之总离子数)与扫 瞄率(晶圆通过离子束之次数)来控制,而离子植入之深度则由离子束能量之大 小来决定. 化学机械研磨技术 化学机械研磨技术(化学机器磨光,CMP)兼具有研磨性物质的机械式研磨 与酸碱溶液的化学式研磨两种作用,可以使晶圆表面达到全面性的平坦化,以利

后续薄膜沉积之进行.在 CMP 制程的硬设备中,研磨头被用来将晶圆压在研磨垫 上并带动晶圆旋转,至于研磨垫则以相反的方向旋转.在进行研磨时,由研磨颗 粒所构成的研浆会被置于晶圆与研磨垫间.影响 CMP 制程的变量包括有:研磨头 所施的压力与晶圆的平坦度,晶圆与研磨垫的旋转速度,研浆与研磨颗粒的化学 成份,温度,以及研磨垫的材质与磨损性等等. 制程监控 量测芯片内次微米电路之微距,以确保制程之正确性.一般而言,只有在微 影图案(照相平版印刷的 patterning)与后续之蚀刻制程执行后,才会进行微 距的量测. 光罩检测(Retical 检查) 光罩是高精密度的石英平板,是用来制作晶圆上电子电路图像,以利集成电 路的制作.光罩必须是完美无缺,才能呈现完整的电路图像,否则不完整的图像 会被复制到晶圆上.光罩检测机台则是结合影像扫描技术与先进的影像处理技 术,捕捉图像上的缺失.当晶圆从一个制程往下个制程进行时,图案晶圆检测系 统可用来检测出晶圆上是否有瑕疵包括有微尘粒子,断线,短路,以及其它各式 各样的问题.此外,对已印有电路图案的图案晶圆成品而言,则需要进行深次微 米范围之瑕疵检测.一般来说,图案晶圆检测系统系以白光或雷射光来照射晶圆 表面.再由一或多组侦测器接收自晶圆表面绕射出来的光线,并将该影像交由高 功能软件进行底层图案消除,以辨识并发现瑕疵. 铜制程技术 在传统铝金属导线无法突破瓶颈之情况下,经过多年的研究发展,铜导线已 经开始成为半导体材料的主流,由于铜的电阻值比铝还小,因此可在较小的面积 上承载较大的电流,让厂商得以生产速度更快,电路更密集,且效能可提升约 30-40%的芯片.亦由于铜的抗电子迁移(电版移民)能力比铝好,因此可减轻 其电移作用,提高芯片的可靠度.在半导体制程设备供货商中,只有应用材料公 司能提供完整的铜制程全方位解决方案与技术,包括薄膜沉积,蚀刻,电化学电 镀及化学机械研磨等. 半导体制造过程 后段(BackEnd)---后工序 构装(Packaging) :IC 构装依使用材料可分为陶瓷(ceramic)及塑胶 (plastic)两种,而目前商业应用上则以塑胶构装为主.以塑胶构装中打线接 合为例,其步骤依序为晶片切割(diesaw) ,黏晶(diemount/diebond) ,焊线 (wirebond) 封胶 , (mold) 剪切/成形 , (trim/form) 印字 , (mark) 电镀 , (plating) 及检验(inspection)等. 测试制程(InitialTestandFinalTest) 1 晶片切割(DieSaw) 2 黏晶(DieBond) 黏晶之目的乃将一颗颗之晶粒置於导线架上并以银胶(epoxy)黏著固定. 黏晶完成后之导线架则经由传输设备送至弹匣(magazine)内,以送至下一制程 进行焊线. 3 焊线(WireBond) IC 构装制程(Packaging)则是利用塑胶或陶瓷包装晶粒与配线以成积体电 路(IntegratedCircuit;简称 IC) ,此制程的目的是为了制造出所生产的电路 的保护层,避免电路受到机械性刮伤或是高温破坏.最后整个积体电路的周围会

向外拉出脚架(Pin) ,称之为打线,作为与外界电路板连接之用. 4 封胶(Mold) 封胶之主要目的为防止湿气由外部侵入,以机械方式支持导线,内部产生热 量之去除及提供能够手持之形体.其过程为将导线架置於框架上并预热,再将框 架置於压模机上的构装模上,再以树脂充填并待硬化. 5 剪切/成形(Trim/Form) 剪切之目的为将导线架上构装完成之晶粒独立分开, 并把不需要的连接用材 料及部份凸出之树脂切除(dejunk) .成形之目的则是将外引脚压成各种预先设 计好之形状,以便於装置於电路版上使用.剪切与成形主要由一部冲压机配上多 套不同制程之模具,加上进料及出料机构所组成. 6 印字(Mark) 印字乃将字体印於构装完的胶体之上, 其目的在於注明商品之规格及制造者 等资讯. 7 检验(Inspection) 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之检验之目的为确定 构装完成之产品是否合於使用.其中项目包括诸如:外引脚之平整性,共面度, 脚距,印字是否清晰及胶体是否有损伤等的外观检验. 8 封装 制程处理的最后一道手续,通常还包含了打线的过程.以金线连接芯片与导 线架的线路,再封装绝缘的塑料或陶瓷外壳,并测试集成电路功能是否正常. 硅器件失效机理 1 氧化层失效:针孔,热电子效应 2 层间分离:AL-Si,Cu-Si 合金与衬底热膨胀系数不匹配. 3 金属互连及应力空洞 4 机械应力 5 电过应力/静电积累 6LATCH-UP 7 离子污染 典型的测试和检验过程 1.芯片测试(wafersort) 2.芯片目检(dievisual) 3.芯片粘贴测试(dieattach) 4.压焊强度测试(leadbondstrength) 5.稳定性烘焙(stabilizationbake) 6.温度循环测试(temperaturecycle) 8.离心测试(constantacceleration) 9.渗漏测试(leaktest) 10.高低温电测试 11.高温老化(burn-in) 12.老化后测试(post-burn-inelectricaltest)

相关文章:
半导体的生产工艺流程
半导体生产工艺流程微机电制作技术,尤其是最大宗以硅半导体为基础的微细加工技术 (silicon- based micromachining),原本就肇源于半导体组件的制程技术,所 以必须...
半导体制造工艺流程简介
半导体制造工艺 1 NPN 高频小功率晶体管制造的工艺流程为: 外延片——编批——清洗——水汽氧化——一次光刻——检查——清洗——干氧氧化 ——硼注入——...
半导体制造工艺流程
半导体制造工艺流程 9-10 个 250000 .cm3 N 型硅: 掺入 V 族元素--磷 P、砷 As、锑 Sb P 型硅: 掺入 III 族元素—镓 Ga、硼 B PN 结: 半 ...
半导体制造工艺流程
半导体制造工艺流程_能源/化工_工程科技_专业资料。半导体制造工艺流程 半导体制造工艺流程 N 型硅:掺入 V 族元素--磷 P,砷 As,锑 Sb P 型硅:掺入 III 族...
半导体工艺流程
半导体工艺流程_信息与通信_工程科技_专业资料。1、清洗 、 集成电路芯片生产的...在硅片的加工工1、清洗 、 集成电路芯片生产的清洗包括硅片的清洗和工器具的...
芯片制造-半导体工艺教程
芯片制造-半导体工艺教程 芯片制造-半导体工艺教程 Microchip Fabrication ---A Practical...基本光刻工艺流程-从表面准备到曝光 第九章:基本光刻工艺流程-从曝光到最...
1初识半导体制造工艺
1初识半导体制造工艺_电子/电路_工程科技_专业资料。初识半导体制造工艺教学目的:...芯片制造的生产环境 教学难点: 基本半导体元器件结构 教学过程: 1.1 引言 1....
半导体生产流程
半导体生产工艺流程 一、洁净室 一般的机械加工是不需要洁净室(clean room)的,因为加 工分辨率在数十微米以上,远比日常环境的微尘颗粒为大。但进 入半导体组件...
2半导体制造工艺概况
在讲述各个工艺之前, 介绍一下集成电路芯片的加工工艺过程, 使学生对半导体制造的全局 有一个认识,并对各个工艺在整个工艺流程中的作用和意义有所了解。集成电路...
更多相关标签:
半导体工艺流程 | 半导体制造工艺流程图 | 半导体制造流程 | 半导体工艺流程图 | 半导体 | 晶圆 | 半导体制造工艺基础 | 半导体制造工艺 |