当前位置:首页 >> 机械/仪表 >>

关于DDR2布线,阻抗,仿真的讨论


关于 FPGA 连接 DDR2 的问题 我采用 XC4VSX35 或 XC4VLX25 FPGA 来连接 DDR2 SODIMM 和元件。SODIMM 内存条选用 MT16HTS51264HY-667(4GB),分立器件选用 8 片 MT47H512M8。设计目标:当客户使用内存条 时,8 片分立器件不焊接;当使用直接贴片分立内存颗粒时,SODIMM 内存条不安装。请问专 家:

1、在设计中,先用 Xilinx MIG 工具生成 DDR2 的 Core 后,管脚约束文件是否还可更改?若 能更改, 则必须要满足什么条件下更改?生成的约束文件中, ADDR, data 之间是否能调换? 2、 DDR2 数据、 对 地址和控制线路的匹配要注意些什么?通过两只 100 欧的电阻分别连接到 1.8V 和 GND 进行匹配 和 通过一只 49.9 欧的电阻连接到 0.9V 进行匹配,哪种匹配方式更 好? 3、V4 中,PCB LayOut 时,DDR2 线路阻抗单端为 50 欧,差分为 100 欧?Hyperlynx 仿真时, 那些参数必须要达到那些指标 DDR2-667 才能正常工作? 4、 若使用 DDR2-667 的 SODIMM 内存条,能否降速使用?比如降速到 DDR2-400 或更低频率 使用? 5、板卡上有 SODIMM 的插座,又有 8 片内存颗粒,则物理上两部分是连在一起的,若实际使 用时,只安装内存条或只安装 8 片内存颗粒,是否会造成信号完成性的影响?若有影响,如 何控制? 6、 SODIMM 内存条(max:4GB)能否和 8 片分立器件(max:4GB)组合同时使用, 构成一个(max:8GB) 的 DDR2 单元?若能, 则布线阻抗和 FPGA 的 DCI 如何控制?地址和控制线的 TOP 图应该怎样? 7、DDR2 和 FPGA(VREF pin)的参考电压 0.9V 的实际工作电流有多大?工作时候,DDR2 芯 片是否很烫,一般如何考虑散热? 8、 由于多层板叠层的问题, 可能顶层和中间层的铜箔不一样后, 中间的夹层后度不一样时, 也可能造成阻抗的不同。请教 DDR2-667 的 SODIMM 在 8 层板上的推进叠层?


相关文章:
DDR2 Layout 布线规则
DDR2 Layout 布线规则_电子/电路_工程科技_专业资料。DDR2 Layout Request 1....DDR2 单面微量阻抗:50?(±10%);差分线阻抗:100?(± 10%)。 ...
DDR2 BGA布局、布线经验谈
DDR2 SDRAM×32 布局、布线经验谈 对于 DDR2 的布局、布线来说,最关键的就是要非常地熟悉 DDR2 中 DQ、DM、DQS 和 FPGA 芯片中 DQ/DQS Pins 的分布情况,...
阻抗布线功能
关于DDR2布线,阻抗,仿真... 1页 免费 传输线阻抗计算和布线技... 1页 免费...阻抗布线功能 Altium Designer 6 提供了阻抗布线功能。阻抗布线功能在 Design\...
DDR2走线规则
5、 在能够满足布线空间的情况下,走线长度越短越好,一般控制在 5000mil 以内,...8、 VREF 参考电压线要有足够低的阻抗,且与其它 DDR2 信号线的间距大于 25...
DDR2 SDRAM仿真分析概要
本文介绍 DDR2 SDRAM 设计的简单原理,并讨论如何...当 PCB 布局 布线结束后,需要通过板后仿真确定转换...1.对线路的反射、串扰和 ODT 阻抗等信号的验证分析...
实用DDR内存的布线经验
实用DDR内存的布线经验_信息与通信_工程科技_专业资料。基于LPDDR2的layout总结目前...阻抗可以通过芯片厂家提供的资料来控制,或者通过仿真来确定最佳的阻抗值。根据...
使用Allegro的DDR2分析讲座
关于阻抗设计手法,请参看[使用了 Allegro 的特性阻抗讲座]。 4.2 电源噪音分析...在布线前进行信号的反射仿真,布局设计后的验证等工作,对于象 DDR2 一样的高速...
HyperLynx布线前仿真
第 15 章 HyperLynx 布线仿真 15.2.1 自由格式...布线仿真 已知阻抗值、线距,计算差分线线宽: 1...它可以将比这里讨论的例子更复杂的耦合对进行仿真。...
基于HyperLynx的DDR2时钟信号仿真方案
工程师可以利用这个模型通过仿真得出 由于传输线的阻抗失调而引发的能量反射大小、...基于Hyperlynx的DDR2布线... 1136人阅读 8页 1下载券 基于Hyperlynx的板级信号...
DDR2设计原则(Altera&Freescale)
内存设计时需利用仿真确定每一信号组的终端电阻的最优值、信号拓扑结 构、布线...29. DDR2 数据组——阻抗范围和空间 ? 单端目标阻抗=50~60 欧姆(MDQ,MDM)...
更多相关标签: