当前位置:首页 >> 机械/仪表 >>

关于DDR2布线,阻抗,仿真的讨论


关于 FPGA 连接 DDR2 的问题 我采用 XC4VSX35 或 XC4VLX25 FPGA 来连接 DDR2 SODIMM 和元件。SODIMM 内存条选用 MT16HTS51264HY-667(4GB),分立器件选用 8 片 MT47H512M8。设计目标:当客户使用内存条 时,8 片分立器件不焊接;当使用直接贴片分立内存颗粒时,SODIMM 内存条不安装。请问专 家:<

br />
1、在设计中,先用 Xilinx MIG 工具生成 DDR2 的 Core 后,管脚约束文件是否还可更改?若 能更改, 则必须要满足什么条件下更改?生成的约束文件中, ADDR, data 之间是否能调换? 2、 DDR2 数据、 对 地址和控制线路的匹配要注意些什么?通过两只 100 欧的电阻分别连接到 1.8V 和 GND 进行匹配 和 通过一只 49.9 欧的电阻连接到 0.9V 进行匹配,哪种匹配方式更 好? 3、V4 中,PCB LayOut 时,DDR2 线路阻抗单端为 50 欧,差分为 100 欧?Hyperlynx 仿真时, 那些参数必须要达到那些指标 DDR2-667 才能正常工作? 4、 若使用 DDR2-667 的 SODIMM 内存条,能否降速使用?比如降速到 DDR2-400 或更低频率 使用? 5、板卡上有 SODIMM 的插座,又有 8 片内存颗粒,则物理上两部分是连在一起的,若实际使 用时,只安装内存条或只安装 8 片内存颗粒,是否会造成信号完成性的影响?若有影响,如 何控制? 6、 SODIMM 内存条(max:4GB)能否和 8 片分立器件(max:4GB)组合同时使用, 构成一个(max:8GB) 的 DDR2 单元?若能, 则布线阻抗和 FPGA 的 DCI 如何控制?地址和控制线的 TOP 图应该怎样? 7、DDR2 和 FPGA(VREF pin)的参考电压 0.9V 的实际工作电流有多大?工作时候,DDR2 芯 片是否很烫,一般如何考虑散热? 8、 由于多层板叠层的问题, 可能顶层和中间层的铜箔不一样后, 中间的夹层后度不一样时, 也可能造成阻抗的不同。请教 DDR2-667 的 SODIMM 在 8 层板上的推进叠层?


相关文章:
阻抗技巧
关于阻抗成像中Jacobi... 暂无评价 4页 ¥2.00 传输线阻抗计算和布线技....影响大小可透过仿真得知。原则上测试点越小越好 (当然还要满足测试机具的要求)...
阻抗控制
需要进行阻抗控制的信号为: DDR 的数据线,单端阻抗...关于差分走线的线宽和间距对阻抗控制的讨论: 通过...现有母板很难控制平行长距离布线, 对于板级工作频率...
PCB工程问题讨论
(接 DDR2)能够提供 1.8V 电压,故原先打算用该 bank 来控制,此处需要更改:用...(1) 关键信号布线在内层,其一因为内层有其它层夹闭,容易控制阻抗;其二因为 内...
cadence PCB布线仿真资料
cadence PCB布线仿真资料_电子/电路_工程科技_专业资料。PCB专业学习相关资料 ...阻抗 控制在 100Ω ,长度比地址线长。 (2)DDR 数据线, CPU 的数据总线宽度...
DDR2 Layout 布线规则
DDR2 Layout 布线规则_电子/电路_工程科技_专业资料。DDR2 Layout Request 1....DDR2 单面微量阻抗:50?(±10%);差分线阻抗:100?(± 10%)。 ...
HyperLynx布线前仿真
第 15 章 HyperLynx 布线仿真 15.2.1 自由格式...布线仿真 已知阻抗值、线距,计算差分线线宽: 1...它可以将比这里讨论的例子更复杂的耦合对进行仿真。...
DDR2布线约束参考
布线要求 DDR 时钟(查分):一般要求差分阻抗 100 ...文章重点是讨论在尽可能少的 PCB 层数,特别是 4 ...而且,上拉到 VTT 的终端匹配电 阻根据 SI 仿真的...
差分对布线
布线的任务并不是使指定的差分阻抗能达到指标要求,...2. 在 PCB 中查看和管理差分对在 PCB 面板的...Designer 的信号完整性分析提供对差分对仿真的全面...
阻抗匹配
特征阻抗可以使用软件计算。高速 PCB 布线中,一般把 数字信号的走线阻抗设计为 ...其中 DDR2 数据信号的并联匹配电阻是内置在芯片中的。 (2)TMDS 等高速串行...
阻抗匹配
特征阻抗可以使用软件计算。高速 PCB 布线中,一般 把数字信号的走线阻抗设计为 ...其中 DDR2 数据信号的并联匹配电阻是内置在芯片中的。 (2)TMDS 等高速串行...
更多相关标签:
ddr2阻抗匹配 | ddr2布线规则 | altium 阻抗布线 | ddr2 布线 | pads ddr2 布线 | ddr2布线指导 | 布线时的阻抗匹配问题 | ads阻抗匹配仿真 |