当前位置:首页 >> 信息与通信 >>

用VHDL语言设计可逆计数器与微分电路


电子技术综合设计 实验报告

实验名称: 实验名称:设计入门 :信息与科学技术系 系(科) 信息与科学技术系 : 班 级:180932 学 号:18093238 姓 名: 完成时间: 完成时间: 年4月2日

南京师范大学

实验 1 4 位 BCD 码可逆计数器

一、实验目的 1.学习 Quartus II 软件的基本使用方法; 2.掌握 VHDL 语言设计方法; 3.学习在 Quartus II 软件下原理图设计输入与仿真的方法; 4.掌握 BCD 码计数器的 VHDL 语言的打设计方法; 5. 学习自底向上的层次化设计方法;

二、实验设备 软件:Quartus 软件 硬件:PC 机一台

三、实验内容 用 VHDL 语言设计一个 4 位 BCD 码可逆计数器,输入为时钟 clk 和控制信 号 dir,输出为 q[3..1]。

四、实验原理与分析 (1) 、计数器是十分常用的时序逻辑器件:常用于计数、分频、定时、产生 节拍和脉冲序列; (2) 、使用时应注意其功能特点和输入、输出信号的特性:电平/脉冲、正/ 负极性等。

五、实验要求 (1)BCD 码即二-十进制码,用四位二进制位表示一位十进制数。 (2) 要求设计一个 4 位 BCD 码可逆计数器。 (3) 由输入端口 dir 控制计数的方向。 dir=‘0’时,为加法计数器; dir=‘1’时,为减法计数器。 六、实验结果

(1) 、程序代码截图如下:

(2) 、功能仿真图如下:

实验 2 微分电路

一、实验目的 1.进一步熟悉 Quartus II 软件的基本使用方法; 2.掌握 VHDL 语言设计方法; 3.学习在 Quartus II 软件下模块化电路设计方法; 4. 5. 学习自底向上的层次化设计方法; 学习在 Quartus II 软件下数字系统的基本设计与功能仿真的方法;

二、实验设备 软件:Quartus 软件 硬件:PC 机一台

三、实验内容 用 VHDL 语言设计一个 D 触发器,输入为时钟 clk 和输入信号 d,输出为 q 和 nq。

四、实验原理与分析 (1)微分电路可把矩形波转换为尖脉冲波。 (2)此电路的输出波形只反映输入波形的突变部分,即只有输入波形发生突 变的瞬间才有输出,而对恒定部分则没有输出。

五、实验要求 (1) 用 VHDL 语言, 、 采用自底向上的层次式设计方法来设计 D 触发器; (2) 、生成 D 触发器模块符号; (3) 、创建顶层原理图文件,在原理图文件中调用 D 触发器模块和其它 的逻辑门电路,来实现设计; (4) 、用功能仿真的方法进行电路仿真。

六、实验结果

(1)D 触发器程序代码截图如下:

(2)原理图文件截图如下:

(3)仿真波形截图如下:


相关文章:
60进制计数器VHDL语言
60进制计数器VHDL语言_电子/电路_工程科技_专业资料。基于VHDL语言课程设计的60进制可逆计数器。教材程序。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE ...
4位BCD码可逆计数器1
练习1:4 位 BCD 码可逆计数器一:实验内容用 VHDL 语言设计一个 D 触发器,...微分电路设计要求一.实验说明:微分电路可把矩形波转换为尖脉冲波。 此电路的...
电子技术综合实验报告一
4位BCD码可逆计数器微分电路设计4位BCD码可逆计数器微分电路设计隐藏>> 电子综合...3.设计思路:首先,用 VHDL 语言设计出 D 触发器。 然后,生成 D 触发器模块...
数电仿真报告 用VHDL语言设计一个六十进制计数器
数电仿真报告 用VHDL语言设计一个六十进制计数器_电子/电路_工程科技_专业资料。数字电路仿真报告 用VHDL语言设计一个六十进制计数器 心血整理编辑的实验报告 亲...
VHDL语言100进制可逆计数器
VHDL语言100进制可逆计数器_电子/电路_工程科技_专业资料。已调试过 可以运行library...用VHDL编写60进制计数器 3页 免费 24进制计数器的VHDL语言... 3页 免费 ...
计数器的VHDL设计与实现
用VHDL语言设计一种功能更加强大的可变模计数器,它具有清零、置数、使 能控制、 可逆计数和可变模等功能,并且对传统的可变模计数器的计数失控问题 进行研究, 最终...
可逆计数器的设计
可逆计数器设计_电子/电路_工程科技_专业资料。EDA 设计基础实验课程论文 题 ...EDA 技术就是以计算机为工具,设计者在 EDA 软件平台上,用硬件描述语言 VHDL ...
FPGA实验五用VHDL语言设计100进制
FPGA实验五用VHDL语言设计100进制_电子/电路_工程科技_专业资料。FPGA实验报告 《FPGA 原理及应用》实验报告书 (5)题目 用 VHDL 语言设计 100 进制 计数器 学姓...
24进制计数器设计VHDL语言
百度文库 专业资料 工程科技 电子/电路专题推荐 北师大二附理科学霸高中... ...24 进制计数器设计 VHDL 语言: LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL;...
vhdl语言设计一个8421bcd码的24进制计数器
vhdl语言设计一个8421bcd码的24进制计数器_电子/电路_工程科技_专业资料。专业技能...专业技能训练 4 题目:用 VHDL 设计 8421BCD 码 24 进制计数器 班级: 电子...
更多相关标签: