当前位置:首页 >> 信息与通信 >>

用VHDL语言设计可逆计数器与微分电路


电子技术综合设计 实验报告

实验名称: 实验名称:设计入门 :信息与科学技术系 系(科) 信息与科学技术系 : 班 级:180932 学 号:18093238 姓 名: 完成时间: 完成时间: 年4月2日

南京师范大学

实验 1 4 位 BCD 码可逆计数器

一、实验目的 1.学习 Quar

tus II 软件的基本使用方法; 2.掌握 VHDL 语言设计方法; 3.学习在 Quartus II 软件下原理图设计输入与仿真的方法; 4.掌握 BCD 码计数器的 VHDL 语言的打设计方法; 5. 学习自底向上的层次化设计方法;

二、实验设备 软件:Quartus 软件 硬件:PC 机一台

三、实验内容 用 VHDL 语言设计一个 4 位 BCD 码可逆计数器,输入为时钟 clk 和控制信 号 dir,输出为 q[3..1]。

四、实验原理与分析 (1) 、计数器是十分常用的时序逻辑器件:常用于计数、分频、定时、产生 节拍和脉冲序列; (2) 、使用时应注意其功能特点和输入、输出信号的特性:电平/脉冲、正/ 负极性等。

五、实验要求 (1)BCD 码即二-十进制码,用四位二进制位表示一位十进制数。 (2) 要求设计一个 4 位 BCD 码可逆计数器。 (3) 由输入端口 dir 控制计数的方向。 dir=‘0’时,为加法计数器; dir=‘1’时,为减法计数器。 六、实验结果

(1) 、程序代码截图如下:

(2) 、功能仿真图如下:

实验 2 微分电路

一、实验目的 1.进一步熟悉 Quartus II 软件的基本使用方法; 2.掌握 VHDL 语言设计方法; 3.学习在 Quartus II 软件下模块化电路设计方法; 4. 5. 学习自底向上的层次化设计方法; 学习在 Quartus II 软件下数字系统的基本设计与功能仿真的方法;

二、实验设备 软件:Quartus 软件 硬件:PC 机一台

三、实验内容 用 VHDL 语言设计一个 D 触发器,输入为时钟 clk 和输入信号 d,输出为 q 和 nq。

四、实验原理与分析 (1)微分电路可把矩形波转换为尖脉冲波。 (2)此电路的输出波形只反映输入波形的突变部分,即只有输入波形发生突 变的瞬间才有输出,而对恒定部分则没有输出。

五、实验要求 (1) 用 VHDL 语言, 、 采用自底向上的层次式设计方法来设计 D 触发器; (2) 、生成 D 触发器模块符号; (3) 、创建顶层原理图文件,在原理图文件中调用 D 触发器模块和其它 的逻辑门电路,来实现设计; (4) 、用功能仿真的方法进行电路仿真。

六、实验结果

(1)D 触发器程序代码截图如下:

(2)原理图文件截图如下:

(3)仿真波形截图如下:


相关文章:
用VHDL语言设计可逆计数器与微分电路
用VHDL语言设计可逆计数器与微分电路_信息与通信_工程科技_专业资料。电子技术综合...学习自底向上的层次化设计方法; 二、实验设备 软件:Quartus 软件 硬件:PC 机...
8位可逆计数器
设计目的 熟悉 MAXPLUS2/Quartus II 软件,掌握软件的 VHDL 程序输入、程序编译程序仿真操作; 学习利用 VHDL 语言设计数字时序电路程序; 了解可逆计数器电路的工作...
VHDL语言100进制可逆计数器
VHDL语言100进制可逆计数器_电子/电路_工程科技_专业资料。已调试过 可以运行library IEEE; use IEEE.STD_LOGIC_1164.ALL; use ieee.std_logic_unsigned.all; us...
用vhdl语言设计计数器
用vhdl语言设计计数器_信息与通信_工程科技_专业资料。用vhdl语言设计计数器,76进制,24进制 76 进制计数器 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE ...
计数器的VHDL设计与实现
用VHDL语言设计一种功能更加强大的可变模计数器,它...可逆计数和可变模等功能,并且对传统的可变模计数器...越大,传统的电路设计已难以适应复杂电子系统的设计...
数字电路设计实验vhdl语言实验报告
数字电路设计实验vhdl语言实验报告_电子/电路_工程科技_专业资料。实验一 秒表计数器设计一、实验目的:本实验通过设计四种频率可选的数字时钟系统,以达到熟悉 VHDL...
VHDL语言10进制计数器
VHDL语言10进制计数器_信息与通信_工程科技_专业资料。课程设计任务书 学生姓名 ...Quartus 软件的使用:掌握程序编辑、编译、调试、仿真方法。 设计相关简单的电路,...
用VHDL语言设计延时电路
用VHDL语言设计延时电路_信息与通信_工程科技_专业资料。用 VHDL 语言设计延时电路用 VHDL 语言设计延时电路时一般用计数器计数器的级联来实现。 下面以一个实例...
实验二 用VHDL语言设计时序逻辑电路
2. 3. 4. 用 VHDL 语言设计一个具有异步清零端的 7 进制加法计数器。 用文本输入法输入。 建立工程,编译,改错,直至编译通过。 仿真,验证所设计电路的正确性...
数电仿真报告 用VHDL语言设计一个六十进制计数器
数电实验设计报告 题目: 用 VHDL 语言设计一个六十进制计数器 学专学姓 院: 电子与信息工程学院 业: 10 级通信工程(2)班号: xxx 名: xx 指导老师:xxx ...
更多相关标签:
vhdl可逆计数器 | 可逆计数器 | 24进制计数器vhdl | vhdl计数器 | 十进制可逆计数器 | 同步模4可逆计数器 | 60进制计数器vhdl | vhdl十进制计数器 |