当前位置:首页 >> 信息与通信 >>

UE-verilog


今天有用 UE 查看 verilog 程序,下载的 UE 是破解版的,打开后灰蒙蒙的一片, 很不爽的,于是搜索一番,下面是一段用于 verilog 在 UE 中高亮显示的程序, 可以用的。以备后用。 1、代码保存成”.uew”文件放到 UE 的 wordfiles 文件夹下。这个 wordfiles 文件夹可以在 UE 的: 高级/配置/编辑器显示/语法着色/文档完整目录名称中

找到。如果找不到就是没有按照默认方式安装,那就查找吧。 2、在 UE 中按照路径: 高级/配置/编辑器显示/语法着色/语言选择里面找到保存 的 uew 文件点应用,确定就可以了。注意:如果找不到文件可以先把文档目 录路径任意改一下,然后再改回来就可以了。 3、原文地址 http://blog.chinaunix.net/space.php?uid=20697149&do=blog&cuid=6404 66
/L14"Verilog 1364-2001" Line Comment = // Block Comment On = /* Block Comment Off = */ Block Comment On Alt = (* Block Comment Off Alt = *) String Chars = " File Extensions = V VL VMD /Delimiters = ~!@%^&*()-+=|\/{}[]:;"<> , /Function String = "%[ ^t]++^(config[ ^t^p]+[a-zA-Z0-9_]+^)" /Function String 1 = "%[ ^t]++^(module[ ^t^p]+[a-zA-Z0-9_]+^)[ ^t^p]++[(;#]" /Function String 2 = "%[ ^t]++^(task[ ^t^p]+[~(;]+^)[ ^t^p]++[(;#]" /Function String 3 = "%[ ^t]++^(function[ ^t^p]+[~(;]+^)[ ^t^p]++[(;#]" /Function String 4 = "%[ ^t]++^(primitive[ ^t^p]+[~(;]+^)[ ^t^p]++[(;#]" /Function String 5 = "begin[ ^t^p]++^(:[ ^t^p]++[a-zA-Z0-9_]+^)" /Indent Strings = "begin" "case" "fork" "specify" "table" "config" /Unindent Strings = "end" "endcase" "join" "endspecify" "endtable" "endconfig" /Open Fold Strings = "module" "task" "function" "generate" "primitive" "begin" "case" "fork" "specify" "table" "config" "`ifdef" /Close Fold Strings = "endmodule" "endtask" "endfunction" "endgenerate" "endprimitive" "end" "endcase" "join" "endspecify" "endtable" "endconfig" "`endif" /C1"Keywords" always and assign automatic begin buf bufif0 bufif1 case casex casez cell cmos config deassign default defparam design disable edge else end endcase endconfig endmodule endfunction endgenerate endprimitive endspecify endtable endtask event for force forever fork function generate genvar highz0 highz1 if ifnone initial inout input instance integer join large liblist library localparam macromodule medium module nand negedge nmos none nor noshowcancelled not notif0 notif1

or output parameter pulsestyle_onevent pulsestyle_ondetect pmos posedge primitive pull0 pull1 pullup pulldown real realtime reg release repeat rcmos rnmos rpmos rtran rtranif0 rtanif1 scalared showcancelled signed small specify specparam strength strong0 strong1 supply0 supply1 table task time tran tranif0 tranif1 tri tri1 tri0 triand trior trireg use vectored wait wand weak0 weak1 while wire wor xnor xor /C2"System" ** . ** 'b 'B 'o 'O 'd 'D 'h 'H 'sb 'sB 'so 'sO 'sd 'sD 'sh 'sH 'Sb 'SB 'So 'SO 'Sd 'SD 'Sh 'SH ** $ $async$and$array $async$and$plane $async$nand$array $async$nand$plane $async$nor$array $async$nor$plane $async$or$array $async$or$plane $bitstoreal $countdrivers $display $displayb $displayh $displayo $dist_chi_square $dist_erlang $dist_exponential $dist_normal $dist_poisson $dist_t $dist_uniform $dumpall $dumpfile $dumpflush $dumplimit $dumpoff $dumpon $dumpportsall $dumpportsflush $dumpportslimit $dumpportsoff $dumpportson $dumpvars $fclose $fdisplayh $fdisplay $fdisplayf $fdisplayb $ferror $fflush $fgetc $fgets $finish $fmonitorb $fmonitor $fmonitorf $fmonitorh $fopen $fread $fscanf $fseek $fsscanf $fstrobe $fstrobebb $fstrobef $fstrobeh $ftel $fullskew $fwriteb $fwritef $fwriteh $fwrite $getpattern $history $hold $incsave $input $itor $key $list $log $monitorb $monitorh $monitoroff $monitoron $monitor $monitoro $nochange $nokey $nolog $period $printtimescale $q_add $q_exam $q_full $q_initialize $q_remove $random $readmemb $readmemh $realtime $realtobits $recovery $recrem $removal $reset_count $reset $reset_value $restart $rewind $rtoi $save $scale $scope $sdf_annotate $setup $setuphold $sformat $showscopes $showvariables $showvars $signed $skew $sreadmemb $sreadmemh $stime $stop $strobeb $strobe $strobeh $strobeo $swriteb $swriteh $swriteo $swrite $sync$and$array $sync$and$plane $sync$nand$array $sync$nand$plane $sync$nor$array $sync$nor$plane $sync$or$array $sync$or$plane $test$plusargs $time $timeformat $timeskew $ungetc $unsigned

$value$plusargs $width $writeb $writeh $write $writeo /C3"Operators" ! % & * + , // / : ; < = > ? @ ^ { | } ~ /C4"Directives" ** ` `accelerate `autoexepand_vectornets `celldefine `default_nettype `define `default_decay_time `default_trireg_strength `delay_mode_distributed `delay_mode_path `delay_mode_unit `delay_mode_zero `else `elsif `endcelldefine `endif `endprotect `endprotected `expand_vectornets `file `ifdef `ifndef `include `line `noaccelerate `noexpand_vectornets `noremove_gatenames `noremove_netnames `nounconnected_drive `protect `protected `remove_gatenames `remove_netnames `resetall `timescale `unconnected_drive `undef `uselib /C5"DelaysParametersEscaped" # ** \


相关文章:
UE-verilog_hlight
UE-verilog_hlight_信息与通信_工程科技_专业资料。UE中点亮verilog程序的代码,保存以备用。今天有用 UE 查看 verilog 程序,下载的 UE 是破解版的,打开后灰蒙蒙...
verilog分享--verilog快速掌握之模块例化
verilog 快速掌握之模块例化一、什么是例化 1)FPGA 逻辑设计中通常是一个大的模块中包含了一个或多个功能子模块,verilog 通过 模块调用或称为模块实例化的方式...
Verilog-A 30分钟快速入门教程
? VerilogVerilog-A 30 分钟快速入门教程 进入正题,学了几天的 Verilog-A,平台是 Agilent ADS,主要参考 “Verilog-AMS Language Reference Manual”和 ADS 的帮助...
NC-Verilog仿真详解
NC-Verilog仿真详解_计算机软件及应用_IT/计算机_专业资料。nc verilogncverilog 仿真详解发表在 ASIC/FPGA/汇编, 学习笔记, 编程开发 | 由 阿布 | 十一月 26, ...
Verilog_ultraedit配置
比较常见 的 编程语言可以直接将编译器链接到 UE 里面去,但是似乎没有 verilogHDL。我这里利用了 modelsim 仿真工具的命令, 实现了一个对 verilogHDL 的编译功能...
verilog编写六-十进制计数器
verilog编写六-十进制计数器_电子/电路_工程科技_专业资料。数电实验:用 Verilog 编写六-十进制计数器 十进制计数器: module cnt10(clk,q,cout); input clk;...
verilog分享--组合逻辑通配符
实验结论:在 Verilog 中,‘*’只包含其 always 块中出现的所有信号。 明德扬补充说明: 1. 组合逻辑的敏感列表一律用”*”,防止信号遗漏情况。 2. 实验中的...
在UltraEdit建立Verilog环境
0推在 UltraEdit 建立 Verilog 环境 UltraEdit 是一款功能强大的文本编辑器,可以...UE-verilog_hlight 4页 免费 testbench + verilog 13页 5下载券 modelsim使用...
Verilog-2001新增特性
endmodule Indexed vector part selects 在 Verilog-1995 中,可以选择向量的任一位输出,也可以选择向量的连续 几位输出,不过此时连续几位的始末数值的 index 需要...
Verilog实现自动售货机
Keywords:FPGA 、 Verilog HDL auto-vending machine、QuartueII 、 一、设计要求设计一个自动售货控制系统, 它能够完成对货物信息的存取, 硬币处理余额计算,取消...
更多相关标签:
ue verilog高亮 | ue | ultraedit | verilog | verilog教程 | verilog hdl | verilog可综合 | verilog case |