当前位置:首页 >> 信息与通信 >>

LAYOUT过程中应注意的问题


LAYOUT 过程中应注意的问题: 1. Placement 时应先将有固定位置的零件放置, 其次是大零件的摆放 (NB, PCI, SB, CHIPIC, IDE,FDD,CD-ROM 等) ,最后是一些小的零件。 2. 在摆放元件时,首先要计算走线的空间,大致规划好内层的分割以及走线的层次,哪些 线走哪层都首先要规划好。 3. CLK GEN 的电路尽量不要摆在靠近板边,零件

的摆放要紧缩而少面积,且要摆置在各 时钟信号适中的位置。 4. 类比电路与逻辑电路的零件的摆放要完全分离。且他们的 GROUND 也要独立分开。 5. POWER 部分零件的 PLACEMENT 要集中在一起,且顺序明确,他们的 TRACE 要尽量 的短宽而直接。 6. LAYOUT 时,在 PLACEMENT 完成后,应先拉 CLK 线和电源线以及地线,然后再从 连接线密集的地方开始 layout。它奉行的原则是:从鼠线密集的地方下手,短线先连接。 7. CLK TRACE 要减少转弯的次数,少用 VIA(即少换层) ,不能超过两个,且越短越好。 8. PCB LAYOUT 完成后,多余的空间要尽量铺成地,并打 VIA 与内层地多点连接,这样 可以减少电路形成的环面积。 9. 将 CLK 信布线于相邻于 GROUND PLANE 且不相邻于 POWER PLANE, 可得最佳 EMI 效果。且各种高速信号(如 CPU,DIMM,AGP 等的信号)最好都能运用此方法,做不 到时,也尽量不要跨 POWER 层。 10. 层与层间的走线最好垂直布线,因为正交可以减少辐射耦合。 11. 避免走线的不连续性。传输线突变的点是阻抗不连续点,如直角、过孔等,他将产 生信号的反射,应尽量避免。 12. 外层信号避免通过内层, 内层的信号也避免跑到外层。 因为内层的信号线属于带状 线,而外层信号线属于微波线,两种不同类型的信号线的阻抗是不同的,如果信号从内 层到外层,或从外层到内层,就会产生反射。 13. 串扰是信号间不希望有的耦合, 它有容性和感性串扰。 容性串扰就是信号线间的容 性耦合,当信号线在一定长度上靠得比较近就会产生,因此走线时尽量将信号线分开的 远一些,以减小这种容性串扰。也可在两信号线间放置一根地线。感性串扰是电路板上 的信号电流环路产生的。它的大小取决于两个环路的靠近程度和环路面积的大小,及所 影响的负载阻抗。环路靠得越近、环路面积越大,串扰越大。在负载端感性串扰信号的 大小与容性串扰一样,随着负载阻抗的增大而增大。 14. 确保信号在任意的两点上只有唯一一条回路路径, 可以避免人为环路。 尽可能的用 电源地层,可以保证信号的自然回路与信号的环路面积。在用电源地层时,应注意信号 回路不被阻塞。 15. 两相邻层的布线要互相垂直,平行容易产生寄生耦合。 16. 在 CHECK PCB 电路板时,要注意电源电路的源头在哪,补铜面积是否足够,连接 到内层的 VIA 是否足够。内层分割时,通道大小是否足够。 17. USB1.0 的走线要求是 20: 12: 20, 8: 8: 且尽量参考 GROUND 层, 不要跨 POWER 层。USB2.0 的走线要求是 20:7.5:7.5:7.5:20,且须严格按照此要求,且必须参考 到地。 18. RGB 的信号最好能参考到地,且须用包地线围绕,每隔一段打一 VIA。最坏的情 况是参考到电源,但不能跨层。 19. 差分信号在走线时尽量保持等长和等距, 在不能同时满足的情况下, 应首先满足等 长。

20. CHIPSET 内部要有足够的通道给电源和地。能留出通道的地方应尽量留出,以确 保通道的畅通。 21. 在 IC 的电源 PIN 旁边最好是一个电源 PIN 放置一个 Bypass 电容,且电源应先接 进电容,后接 IC 的电源 PIN。 22. DDR 的 Data 信号线,当有三条 DDR 时,应走 T 型线,即是先拉至第二条 DDR, 然后再分别拉至第一条和第三条。如果只有两条 DDR,则走菊花链。 23. I/O 接口的地应独立分开,每个接口划分一个区域,并尽量能接到机壳地,充分利 用螺丝孔(机壳地)。 24. 电源转换的地方两边都应补铜,如是内层的电源应加足够的 VIA 连接到内层,如 若不是,也要让铜箔面积足够,上下两层的铜箔也要加足够的 VIA 让其连接。并且在元 件摆放时,应先放置大电容,再放置小电容。 25. 当电源主干线宽度超过 30mils 时,其主干上换层时,VIA 要用 PAD30 的贯穿孔, 以确保电流的畅通。 26. 可能的话,CLK 信号可以考虑用包地线围绕。 27. 所有的信号 trace 都应遵循一个原则:尽量少打贯穿孔,减少拐弯的次数,尽可能 不要有瓶颈。


相关文章:
LAYOUT过程中应注意的问题
如要投诉违规内容,请到百度文库投诉中心;如要提出功能问题或意见建议,请点击此处进行反馈。 LAYOUT过程中应注意的问题 LAYOUT过程中应注意的问题LAYOUT过程中应注意的...
面试过程中应注意的问题与禁忌
面试过程中应注意的问题与禁忌(一)淡化面试的成败意识 一位面试者在面试前自认为各方面都比别人优秀, 因此, 他认为自己可以高枕无忧了。 谁知主考官在面试中出...
面试过程中应注意的问题与禁忌
面试过程中应注意的问题与禁忌 一、面试中应注意的问题 应试者要想在面试答辩中获得成功,必须注意以下几个问题: 1.淡化面试的成败意识 2.保持自信 3.保持愉悦的...
Layout注意问题
Layout 注意问题 一:ESD 器件 由于 ESD 器件选择和摆放位置同具体的产品相关,...LAYOUT过程中应注意的问... 2页 免费 $$$灵敏度layout注意 5页 1下载券 SY...
LAYOUT注意事项
LAYOUT注意事项 PCB LAYOUT设计要求 DDR CPU diff1. 每天须中午时分回传工作档...所有电源铜箔 亦须注意此间距问题.(BGA 内部电源铜箔 space 也适当空大) 25...
标书制作过程中应注意的问题
标书制作过程中应注意的问题 1、带着问题看招标文件: 拿到招标文件后,首先要考虑的重点问题有: (1)标书中商务标书、技术标书需要装订的形式、份数,需要封装的...
LAYOUT复习题
请到百度文库投诉中心;如要提出功能问题或意见建议,...ic layout 复习题小结ic layout 复习题小结隐藏>> ...集成电路设计过程中的寄生参数有哪些?如何减小寄生...
软件工程问答题
维护过程,即将工程化应用于软件 开发和管理之中,②...6)格式化(layout)①始终采用统一缩进规则;②适当插入...5)边界测试:要特别注意数据流、控制流中刚好等于、...
学习过程中遇到的图问题精要
学习过程中遇到的图问题精要_教学案例/设计_教学...Layout 空白处 ESD 保护管周围不宜填充 MOS 电容在...根据需要交错加上到电源和地的 contact,注意连线的...
layout注意事项
2.敏感线(Reset,PBINT)走板内层不要太靠近板边 Layout 注意问题 一:ESD 器件...层, 层压前利用通孔成型制程完成,在过孔形成过程中可能还会重叠做好几个内 ...
更多相关标签:
备货过程注意的问题 | 备货过程中注意的问题 | 面试过程中注意的问题 | spi layout注意事项 | pcb layout注意事项 | layout注意事项 | drawerlayout卡顿问题 | tablayout焦点问题 |