当前位置:首页 >> 能源/化工 >>

译码器及其应用


译码器及其应用
? 预习内容 ? 实验目的 ? 实验器件 ? 实验原理 ? 实验内容 ? 实验重点 ? 实验难点 ? 实验报告 ? 预习与思考题

预习内容
? 1.复习有关译码器和分配器的原理。
? 2.根据实验任务,画出所需的实验线路及记

录表格。

实验目的
? 1.掌

握中规模集成译码器的逻辑功能和使用

方法. ? 2.熟悉数码管的使用.

实验器件
? EEL-08组件(数字电子技术实验箱)

? +5V直流电源
? 逻辑电平开关 ? 双踪示波器 ? 连续脉冲源 ? 逻辑电平显示器

? 拨码开关组、译码显示器
? 74LS138(2片)、CC4511

实验原理
? 译码器是一个多输入、多输出的组合逻辑

电路。它的作用是把给定的代码进行“翻 译”,变成相应的状态,使输出通道中相 应的一路有信号输出。译码器在数字系统 中有广泛的用途,不仅用于代码的转换、 终端的数字显示,还用于数据分配,存贮 器寻址和组合控制信号等。不同的功能可 选用不同种类的译码器。 ? 译码器可分为通用译码器和显示译码器两 大类。前者又分为变量译码器和代码变换 译码器。

1. 二进制译码器
输入:二进制代码(N位), 输出:2N个,每个输出仅包含一个最小项。 输入是三位二进 制代码、有八种状态, 八个输出端分别对应 其中一种输入状态。 因此,又把三位二进 制译码器称为3线—8 线译码器。
三位二进制译码器的方框图

1. 74LS138的 逻辑功能

负逻辑 与非门

S为控制端 (又称使能端) S=1 译码工作 S=0 禁止译码, 输出全1 S ? S1 ? S2 ? S3 为便于理解功能 而分析内部电路 译码输入端

Y内部电路图? 0,1,2,?7) i ? S ? mi (i

输出端

74LS138的功能表

高电平 有效

低电平 有效

禁止 译码 译 码 工 作

译中为0

低电平有 效输出

三位二进 制代码

使能端

74LS138的逻辑符号

74LS138的逻辑功能
三个译码输入端(又称地址输入端)A2、

A1、A0,八个译码输出端 Y0~Y7 ,以及三个控制
端(又称使能端) 1、S2 、 3。 S S S1 、 2 , 3 是译码器的控制输入端,当 S1 S S = 1、 2 + S3 = 0 (即 S1 = 1,S2 和S3 均为0)时,GS S 输出为高电平,译码器处于工作状态。否则,译 码器被禁止,所有的输出端被封锁在高电平。

S ? S1 ? S2 ? S3

当译码器处于工作状态时,每输入一个二进制代

码将使对应的一个输出端为低电平,而其它输出端均
为高电平。也可以说对应的输出端被“译中”。

74LS138输出端被“译中”时为低电平,所以其逻
辑符号中每个输出端 0~Y7 Y 上方均有“—”符号。

Yi ? S ? mi (i ? 0,1,2,?7)

74LS138电路符号
Y0~Y7 是译码 输出端 S2S1S0 为使能 端。

A2A1A0 为译码输 入码, A2是高 位。

74LS138

译码器的应用
1. 用译码器实现组合逻辑函数 原理:变量译码器输出能产生输入变量的所有最小项。 高电平输出时: Yi ? mi 低电平输出时: Yi ? mi 而任何一个组合逻辑函数都可以变换为最小项之和的标准形式。

因此,用译码器和门电路可实现任何单输出或多输出的组合 逻辑函数。

当译码器输出低电平有效时,一般选用与非门; 当译码器输出高电平有效时,一般选用或门;

例1 用译码器实现三个输入变量函数

F ? ? m(1,2,4,7)
解:译码器没有特指的情况下,指的都是变量译码器。低电平输出有效的 译码器能产生输入变量的所有最小项的非。由于任何逻辑函数都可以按照 最小项之和表示成标准积之和的形式,再二次求反,变成与非-与非式。 因此可以想象,利用译码器得到最小项之非,而由外部的与非门来形成与 非,即可实现逻辑函数。 由于本题有三个输入变量,总共有八个最小项。可以采用3线-8线译码 器(如74LS138),得到逻辑电路图如下图所示。

F ? m1 ? m2 ? m4 ? m7

? m1 ? m2 ? m4 ? m7

例2 用译码器和门电路实现逻辑函数:

Y ? A BC ? ABC ? C
解:1)选择译码器。 由于Y中有3个变量A、B、C,故应选3-8译码器,如74LS138。 因74LS138输出为低电平有效,故选用与非门。 2)将Y变换为标准与或表达式。

Y ? A BC ? ABC ? ABC ? ABC ? ABC
? m1 ? m3 ? m5 ? m6 ? m7
3)令A2=A、A1=B、A0=C,可画出逻辑电路图。

? m1 ? m3 ? m5 ? m6 ? m7

例3 用译码器设计一个一位全加器。它能将两个二进制数及来 自低位的进位进行相加,并产生和数与进位数。

解:1)分析设计要求,列出真值表。 设被加数为Ai,加数为Bi,来自低位的进位为Ci-1。 本位和为Si,向高位的进位为Ci。

2)写出逻辑函数表达式

S i ? Ai Bi Ci ?1 ? Ai Bi Ci ?1 ? Ai Bi Ci ?1 ? Ai Bi Ci ?1 Ci ? Ai Bi Ci ?1 ? Ai Bi Ci ?1 ? Ai Bi Ci ?1 ? Ai Bi Ci ?1
3)选择译码器 全加器有3个输入信号,有两个输出信号,因此可选74LS138和两个 与非门来实现。 4)将Ai连A2、Bi连A1、Ci-1连A0,则Si、Ci式变为:

S i ? Y1 ? Y2 ? Y4 ? Y7
5)由此可画出所设计的全加器电路图。

Ci ? Y3 ? Y5 ? Y6 ? Y7

利用译码器组成全加器线路

例3-4 试用74LS138译码器实现逻辑函数:

F ( A, B, C ) ? ? m(1,3,5,6,7)
解:因为 则

Yi ? mi (i ? 0,1,2,?7)
? m1 ? m3 ? m5 ? m6 ? m7 ? m1 ? m3 ? m5 ? m 6 ? m 7 ? Y1 ? Y3 ? Y5 ? Y6 ? Y7

F ( A, B, C ) ? ? m (1,3,5,6,7)

因此,正确连接控制输入端使译码器处于工作 状态,将 Y1 、Y3 、Y5 、 6 、 7 经一个与非门输 Y Y 出,A2、A1、A0分别作为输入变量A、B、C,就可实

现组合逻辑函数。

F ( A, B, C ) ? ? m(1,3,5,6,7) ? Y1 ? Y3 ? Y5 ? Y6 ? Y7
仿真

例3-4电路图

译码器作数据分配器和实现逻辑函数

由74LS138构成的
1路-8路数据分配器
Y0 Y1 Y2 G2B ST C 74LS138 Y3 Y4 G1 ST A Y5 ST B Y6 G2A Y7 A 2 A1 A0 数 据 输 出

数据输入端

D 1

地址输入端

脉冲分配器

上述图形实现的逻辑函数是

Z ? ABC ? ABC ? ABC ? ABC

例3-5
解 将变量A、B、C分别接74LS138的三个输入端 A2 A0 A1 且 G1 ? 1 G2 A ? G2 B ? 0 则

74LS138实现 F ? ABC ? ABC ? ABC

F ? A2 A1 A0 ? A2 A1 A0 ? A2 A1 A0
= Y ?Y ?Y = Y Y Y 2 4 6 2 4 6

这样,可画出如下图接线图

接线图

两个 3/8译码器组合成一个4/16译码器

试画出74LS138和门电路产生如下逻 辑函数的逻辑图

实现逻辑函数的逻辑图

用一片3线—8线译码器74LS138构成 一位全减器电路
? 1.列出真值表.
? 2.写出逻辑表达式. ? 3.画出电路图.

减法电路

全减器
-)

10101 An
01011 Bn 01010 Dn

表 2.14 全减器真值表
An 0 0 0 0 1 1 1 1 Bn 0 0 1 1 0 0 1 1 C*n-1 0 1 0 1 0 1 0 1 C *n 0 1 1 1 0 0 0 1 Dn 0 1 1 0 1 0 0 1

C*n为n位向n+1位的借位 C*n-1为n-1位向n位的借位

A n B n 00 01 11 10 C * n-1 0 1
AnBn C * n-1 0 1 0 1 1 1
* n

0 1

1 0

0 1

1 0

Dn ? An ? Bn ? C

* n ?1

00 01 11 10 0 1 0 0
* n ?1

C ? An Bn ? AnC

? BnC

* n ?1

An Bn C*n-1

=1
& 1 & &

=1

Dn
An Bn

&

C*
C*n

n-1

P-Q P P-Q Q BI BO
逻辑符号

Dn

C*n

图3.8全减器逻辑图

数码显示译码器
在数字系统中处理的是二进制信号,而人们习惯使用十进制的数 字或运算结果,因此需要用数字显示电路,将数字系统的处理结果 用十进制数字显示出来供人们观测、查看。 显示译码器主要由译码器和驱动器两部分组成,通常将这两部分 集成在一块芯片中。

1. LED7段数字显示器
共阳极接法:当某段外接低电平时,该段被点亮。 共阴极接法:当某段外接高电平时,该段被点亮。

七段字型显示译码器
在数字系统中,常常要将测量或运算结果 显示出来,故数字显示电路是许多数字设备不 可缺少的部分。

共阴和共阳数码显示译码器
? 共阴连接

共阳连接

LED数码管

数码显示器引脚排列
.LC5011-11就是一种共阴 极数码显示器。它的管 脚排列如图所示.
共阴极

小数点

3、BCD码锁存/七段译码/驱动器CC4511 可以直接驱动共阴极数码管。它的管脚如 下图所示。

CC4511引脚功能说明
? A、B、C、D — BCD 码输入端 ? a、b、c、d、e、f、g — 译码输出端,输出 ?

? ?

?
?

“1”有效,用来驱动共阴极LED数码管。 LT— 测试输入端,LT=“0”时译码输出全 为“1”,这时数码管各段全部点亮,便可检查数 码显示器的好坏。否则数码管是坏的。 BI— 消隐输入端,BI=“0”时译码输出全为 “0” LE— 锁定端,LE=“1”时译码器处于锁定 (保持)状态,译码输出保持在LE=0时的 数值,LE=0为正常译码。 译码器还有拒伪码功能,当输入码超过1001 时,输出全为“0”,数码管熄灭。

CC4511译码器逻辑功能表(部分示出)

CC4511驱动一位LED数码管

实验内容
? 1.数据拨码开关的使用。 ? 2.74LS138译码器逻辑功能测试。

? 3.74LS138构成时序脉冲分配器。
? 4.用两片74LS138组合成一个4线—16线译码

器,并进行实验。 ? 5.用译码器组成全加器:用译码器(74LS138) 和与非门(74LS20)组成全加器,列出实测 真值表,测试其逻辑功能。 6.设计用译码器实现F=A B+ BC,画接线图, 列测试表格。



实验内容

1.译码器实验 (1)验证译码器74LS138的功能。

0
0 0 0 1 1 1 1

0
0 1 1 0 0 1 1

0
1 0 1 0 1 0 1

0 1 1 1 1 1 1 1

1 0 1 1 1 1 1 1

1 1 0 1 1 1 1 1

1 1 1 0 1 1 1 1

1 1 1 1 0 1 1 1

1 1 1 1 1 0 1 1

1 1 1 1 1 1 0 1

1 1 1 1 1 1 1 0

(2).译码显示电路实验

译码显示的实验的电路如下图所示, CC4511的译码输出端接共阴极数码管对应的 段。为了检查数码显示器的好坏,使LT=0, 其余为任意状态,这时数码管各段全部点亮。 否则数码管是坏的。再将BI接地,这时如果 数码管全灭,说明译码显示是好的。

在下图6中将CC4511的D、C、B、A分别接 数据开关,LT、RBI和BI分别接逻辑高电平。 改变数据开关的逻辑电平,在不同的输入状 态下,将从数码管观察到各种字型。

0 0 0 0 0

0 0 0 0 1

0 0 1 1 0

0 1 0 1 0

0
0 0

1
1 1

0
1 1

1
0 1

1 1
1 1 1 1

0 0
0 0 1 1 1

0 0
1 1 0 0 1

0 1
0 1 0 1 0

译码器显示实验

1

译码显示电路实验结果

数据拨码开关的使用
? 将实验装置上的四组拨码开关的输出Ai、Bi、

Ci、Di分别接至4组显示译码/驱动器 CC4511的对应输入口,LE、BI、LT接至三 个逻辑开关的输出插口,接上+5V显示器的 电源,然后按功能表3.4.2输入的要求揿动四 个数码的增减键(“+”与“-”键)和操 作与LE、 BI、LT对应的三个逻辑开关,观测 拨码盘上的四位数与LED数码管显示的对应 数字是否一致,及译码显示是否正常。

74LS138构成时序脉冲分配器
? 参照图6-2和实验原理说明,时钟脉冲CP频

率约为10KHz,要求分配器输出端的信号与 CP输入信号同相。 ? 画出分配器的实验电路,用示波器观察和 记录在地址端A2、A1、A0分别取000~111这 8种不同状态时端的输出波形,注意输出波形 与CP输入波形之间的相位关系。

两个 3/8译码器组合成一个4/16译码器

下列真值表仅适用于共阴极LED

集成显示译码器74LS48

VCC 16

f

g

a

b

c

d

e

15

14

13

12

11

10

9

74LS48 1 2 3 4 5 6 7 8

A1

A2

LT

BI/RBO RBI A3

A0

GND

功能或 十进制数



入 A3 A2 A1 A0 ×××× ×××× 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1
BI / RBO



出 a b c d e f g 0 0 0 0 0 0 0 1 1 1 1 1 1 1 0 0 0 0 0 0 0 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 0 0 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 0 1 1 1 0 0 1 0 1 1 0 0 0 1 1 1 1 0 0 0 0 0 0 0

LT
0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

RBI
× 0 1 × × × × × × × × × × × × × × ×

B I / R B O (灭灯) LT (试灯) R B I (动态灭零)
0 1 2

× ×

0(输入) 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

功 能 表

3 4 5 6 7 8 9 10 11 12 13 14 15

七段显示译码器74LS48与数码管的连接
BCD码 输 入 信 号
+5V

电源+5V
A3 A2 A1 A0 LT IB IBR Vcc Ya Yb Yc Yd Ye Yf Yg

a
f g d b c

74LS48 (T339)
GND

e

此三控制端不用时, 通过电阻接高电平。

RBO

RBO

RBO

RBO

RBO

RBO

RBO

RBO

例如从左到右译码器的输入为0000,0000,0100, 0000,0000,0000,1000,0000,第一片、第二片、 第八片的译码器工作在灭零状态,故相应3位输入的 “0”被熄灭,显示系统显示的是400.08。

VCC A3 A2 A1 A0
1

1K×7
A3 VCC A2 A1 7448 A0 Ya Yb Yc Yd LT Ye BI/RBO Yf RBI GND Yg

a b c d

e f g

用7448驱动BS201A的连接电路

7448
RBI RBO

7448
RBI RBO

7448
RBI RBO

7448
RBI RBO

7448
RBI RBO

7448
RBI RBO

7448
RBI RBO

7448
RBI RBO

1

1

有灭零控制的8位数码显示系统



下次实验预习要求

下次实验:


相关文章:
译码器及其应用
实验三 译码器及其应用 一、实验目的 1、掌握中规模集成译码器的逻辑功能和使用方法 2、熟悉数码管的使用 二、实验原理 译码器是一个多输入、多输出的组合逻辑电...
集成译码器及其应用
集成译码器及其应用 一、实验目的 1、掌握二进制译码器和 7 段显示译码器的逻辑功能。 2、了解各种译码器之间的差异,能正确选择译码器。 3、熟悉掌握集成译码器...
3-8译码器及其应用
3-8译码器及其应用_计算机硬件及网络_IT/计算机_专业资料。mutisim10.0平台仿真的3-8译码器上海XXX 学院 《硬件系统设计》上机实验报告(六)姓名: 学号: 班级: ...
实验二 译码器及其应用
实验二 译码器及其应用_信息与通信_工程科技_专业资料。实验二 译码器及其应用计算机科学与工程学院 数字电路实验报告专业__软件工程 _班级 20111431 姓名__王金华_...
数电实验报告 译码器及其应用
数电实验报告 译码器及其应用_信息与通信_工程科技_专业资料。院系 实验名称 姓名 电子信息工程学院自动化系 译码器及其应用 学号 班级 13 电气自动化本专 实验...
实验一、译码器及其应用
译码器及其应用一、实验目的 1、 掌握译码器、显示译码器的工作原理,数码管的使用; 2、 熟悉常用译码器的逻辑功能与典型应用。 3、掌握译码器实现任意逻辑函数的...
实验三 译码器及其应用
实验三一、实验目的 译码器及其应用 1、掌握中规模集成译码器的逻辑功能和使用方法 2、掌握译码器的级联方法及测试方法。 二、实验仪器数字电路实验台、数字万用表...
译码器及其应用仿真实验
实验二一、 实验目的 译码器及其应用仿真实验 1、掌握译码器的测试方法。 2、了解中规模集成译码器的管脚分布,掌握其逻辑功能。 3、掌握用译码器构成组合电路的方...
实验七 译码器及其应用
实验七一、实验目的 译码器及其应用 1、掌握中规模集成译码器的逻辑功能和使用方法 2、熟悉数码管的使用 二、实验原理 译码器是一个多输入、 多输出的组合逻辑...
实验二 译码器及其应用
实验二 译码器及其应用 一、实验目的 1、掌握中规模集成译码器的逻辑功能和使用方法 2、熟悉数码管的使用 二、实验原理 译码器可分为通用译码器和显示译码器两大...
更多相关标签:
译码器的应用实验报告 | 实验 译码器及其应用 | 译码器及其应用视频 | 译码器实际应用 | 译码器有哪些应用 | 译码器的应用 | 译码器 | 38译码器 |