当前位置:首页 >> 小学教育 >>

第2章硬件结构(TMS320C54x的硬件结构)


第二章:TMS320C54x的硬件结构

第二章:TMS320C54x的硬件结构
2.1 TMS320C54x硬件结构框图

2.2 总 线 结 构
2.3 中央处理单元(CPU) 2.4 存储器和I/O空间 2.5 中 断 系 统

第二章:TMS320C54x的硬件结构

T

I公司的DSP命名
TMS 320 C 240 PQ (L)

前缀
TMX =实验设备(experimental device)

温度范围(缺省为0°C~70°C) L= 0°C~70°C A= -40°C~85°C
Q= 40°C~125°C

TMP =原型设备(prototype device) TMS =合格设备(qualified device) 系列号
320 = TMS320TM DSP Family

封装形式
PN= 80引脚塑料TQFP PQ= 132引脚bumpered QFP PZ= 120引脚塑料TQFP

设备类型(DEVICE) 工艺(TECHNOLOGY)
C = CMOS E = CMOS EPROM F = Flash EEPROM LC = Low-voltage CMOS (3.3 V) ? TQFP = Thin Quad Flat Package VC= Low-voltage CMOS (3 V)

如,?C2xx DSP
209、203、240、241、242

?F2xx DSP
206、240、241、243

具有 Flash 的 DSP,在 DEVICE 之后若有 A 符号,表示对 Flash 内容可加密。如:TMS320LC2406A

第二章:TMS320C54x的硬件结构

? 2.1 TMS320C54x硬件结构框图 ? 1. TMS320C54x内部结构(3大块)
(1)CPU:包括算术逻辑运算单元(ALU)、乘法器、累加器、移 位寄存器、各种专门用途的寄存器、地址生成器及内部总线。

(2)存储器系统:包括片内程序ROM、片内单访问的数据RAM
和双访问的数据RAM、外接存储器接口。 (3)片内外设与专用硬件电路:包括片内定时器、各种类型的串

口、主机接口、片内锁相环(PLL)、时钟发生器及各种控制电路。

第二章:TMS320C54x的硬件结构

第二章:TMS320C54x的硬件结构

2. TMS320C54x主要特性
C54x是一款低功耗、高性能的定点DSP芯片 (1)CPU部分 ? 先进的多总线结构(1条程序总线、3条数据总线和4条地址总 线)。 ? 40位算术逻辑运算单元(ALU),包括1个40位桶形移位寄存器 和2个独立的40位累加器。

? 17位并行乘法器,与40位专用加法器相连,用于非流水线式
单周期乘法/累加(MAC)运算。

第二章:TMS320C54x的硬件结构

(1)CPU部分(续)

? 比较、选择、存储单元(CSSU):用于加法/比较选
择。

? 指数编码器:可以在单个周期内计算40位累加器中
数值的指数。

? 双地址生成器:包括8个辅助寄存器和2个辅助寄存
器算术运算单元(ARAU)。

第二章:TMS320C54x的硬件结构

(2)存储器系统 ? 192 K字可寻址存储空间:64 K字程序存储空间、64 K字数 据 存 储 空 间 及 64 K 字 I/O 空 间 , 对 于 C548 、 C549 、 C5402 、 C5410和C5416等可将其程序空间扩展至8M。

? 片内双寻址 RAM(DARAM)。C54x中的DARAM被分成若干
块。在每个机器周期内,CPU可以对同一个DARAM块寻址(访

问)2次,即CPU可以在一个机器周期内对同一个DARAM块读出
1次和写入1次。DARAM可以映射到程序空间和数据空间。但一 般情况下,DARAM总是映射到数据空间,用于存放数据。

? 片内单寻址RAM(SARAM)。如C548、C5402、C5416等。

第二章:TMS320C54x的硬件结构

(3)片内外设
? 软件可编程等待状态发生器。
? 可编程分区转换逻辑电路。 ? 片内锁相环(PLL)和时钟发生器。 ? 可编程串行接口(4种) ? 可编程定时器16位(1~2个) ? 8位或16位主机接口(HPI)。 ? 多种节电模式:软件控制片外总线、CLKOUT、器件电压等。

第二章:TMS320C54x的硬件结构

(4)指令系统

? 单指令重复和块指令重复操作。
? 用于程序和数据管理的块存储器传送指令。

? 32位长操作数指令。
? 同时读入2或3个操作数的指令。 ? 可以并行存储和并行加载的算术指令。 ? 条件存储指令。 ? 从中断快速返回的指令。

第二章:TMS320C54x的硬件结构

2.2 总 线 结 构
TMS320C54X总线结构是围绕8组16比特总线建立的。

☉一组程序总线PB:传送从程序存储器来的指令代码和立
即数; ☉三组数据总线(CB、DB):传送从数据存储器读出的操作 数; ( EB):传送写入到数据存储器中的数据;

☉四组地址总线(PAB、CAB、DAB、EAB):传送执行指令所
需的地址;

第二章:TMS320C54x的硬件结构

2.3 中央处理单元(CPU)
C54X的CPU由运算部件、控制部件和各种寄存器组成。
1 . CPU状态和控制寄存器 C54x DSP有三个状态和控制寄存器: (1) 状态寄存器0(ST0); (2) 状态寄存器1(ST1);

(3) 处理器工作模式状态寄存器(PMST)。
ST0和ST1中包含各种工作条件和工作方式的状态, PMST中包含存储器的设置状态及其他控制信息。

第二章:TMS320C54x的硬件结构

(1)状态寄存器(ST0)
功能:反映寻址要求和计算中的状态;
ST0的结构图:

含义: ARP—— 辅助寄存器指针 TC—— 测试/控制标志位 C——进位位。 OVA /OVB ——累加器A/B的溢出标志位 DP——数据存储器页指针

第二章:TMS320C54x的硬件结构

(2)状态寄存器(ST1)
功能:反映寻址要求、计算初始状态、I/O终端控制

含义:
BRAF —— 块重复操作标志位。 XF ——XF引脚状态位。 INTM ——中断方式位 。 SXM ——符号位扩展方式位。 FRCT ——小数方式位。 ASM —— 累加器移位方式位 CPL ——直接寻址编辑方式位 HM ——保持方式位 OVM ——溢出方式位 C16 ——双16位/双精度算术运算方式位 CMPT—— 修正方式位

第二章:TMS320C54x的硬件结构

(3)工作方式寄存器(PMST—Processor Mode Status) 功能:设定并控制处理器的工作方式,反映处理器工作状态;

15~7 IPTR

6 MP/ MC

5 OVLY

4 AVIS

3 DROM

2 CLKOFF


1 SMUL


0 SST


① 这些位置在 C54x DSP 的 A 版本或更新版本才有,或者在 C548 或更高的系列器件才有。

含义: IPTR ——中断向量指针。 MP/MC ——微处理器/微型计算机工作方式位 OVLY ——RAM重复占位位。 AVIS ——地址可见位

第二章:TMS320C54x的硬件结构

2.运算部件(6个)

(1)算术逻辑单元(ALU)
功能:① C54X使用40bit的ALU和2个40bit累加器

(A、B)完成二进制补码的算术运算:
② ALU可完成布尔运算;

③ 同时完成两个16bit运算(具有两个16位的ALU)
组成:ALU组成框图见下图

第二章:TMS320C54x的硬件结构

ALU组成框图

第二章:TMS320C54x的硬件结构

(2)累加器
功能:存放参加运算的数据或存放运算的结果(ALU或MAC)

组成:三个部分(保护位作用:数据位余量,防止溢出,迭代
运算)
累加器 A: 39~32 AG(保护位) 31~16 AH(高阶位) 15~0 AL(低阶位)

累加器 B:

39~32 BG(保护位)

31~16 BH(高阶位)

15~0 BL(低阶位)

累加器A和B的差别仅在于累加器A的31~16位可以作为乘法器的一个输入。

第二章:TMS320C54x的硬件结构

(3)桶形移位器
功能:能把输入的数据进行0 ~31bit左移和0 ~16bit右移
移位数可以用以下方式定义:

? 用一个立即数(-16~15)表示。
? 用状态寄存器ST1的累加器移位方式(ASM)位表示,共5位,移位
数为-16~15。

? 用T寄存器中最低6位的数值(移位数为-16~31)表示。
用途:位提取、数字定标、扩展算术和溢出保护等,如:桶形移

位器和指数译码器,可把A/B中的值在一个周期内进行归一化。

第二章:TMS320C54x的硬件结构

第二章:TMS320C54x的硬件结构

(4)乘/加单元
组成:17×17bit乘法器、40bit加法器、符号控制、小

数控制、零检测器、舍入器、溢出/饱和逻辑、暂存器; 功能:一个单指令周期内完成17×17bit的二进制补码 运算;

用途:卷积、相关、滤波(LMS)、欧氏距离等运算;

第二章:TMS320C54x的硬件结构

第二章:TMS320C54x的硬件结构

(5)比较、选择和存储单元
功能:从累加器(32bit)选择出较大的字(16bit)
并存储在数据M;

用途:在数据通信、模式识别等领域,经常要用到
Viterbi(维特比)算法。C54x DSP的CPU的比较、选择和

存储单元(CSSU)就是专门为Viterbi算法设计的进行加
法/比较/选择(ACS)运算的硬件单元。

第二章:TMS320C54x的硬件结构

第二章:TMS320C54x的硬件结构

(6)指数编码器 组成:完成EXP单周期指令的专用硬件; 功能:将累加器中的指数值能以二进制补码的形式存储在T中; 用途:累加器内容归一化;

第二章:TMS320C54x的硬件结构

3.特殊功能寄存器(P41) (1) 第一类(26个)

功能:主要用于程序的运算处理和寻址方式的选择及设定
含义: ☉辅助寄存器AR0-AR7:产生16bit数据空间,通用R; ☉暂存器TREG:乘(加)法指令存放一乘数、EXP指令结果; ☉过渡寄存器TRN(状态转移寄存器):用来得到新的度量值 存放中间结果→Viterbi(用于在Viterbi算法中记录转移路径); ☉堆栈指针寄存器SP:指示栈顶在数据M位置,向下生长;

第二章:TMS320C54x的硬件结构

☉缓冲区大小寄存器BK:在循环寻址中确定缓冲区中数据的 大小; ☉块循环寄存器BRC:确定一代码循环的次数; 块循环起始地址RSA:循环的开始地址; 块循环 结束地址REA:循环的结束地址; ☉中断标志寄存器IFR:指明各中断源的状态;

中断屏蔽寄存器IMR:独立的屏蔽特定的中断;
☉ 其 它 : 累 加 器 A 、 B , 方 式 控 制 R : PMST , 状 态 R : ST0/ST1等。

第二章:TMS320C54x的硬件结构

(2)第二类(17个) 功能:用于控制片内外设(串口、定时器、机器周期 设定等) 串口控制:

SPC1:包括串口模式和状态 位。 ? 串口控制寄存器 ? DRR1:保持将要写入数据线 的来自RSR(接收循环R)的转入串行 ? 串口数据接收寄存器 ? 串口数据发送寄存器 DXR1:保持将要装入XSR的 来自数据总线的输出串 行数据。 ?

缓冲串口
? ? ? ? ? ? ? 缓冲串口控制寄存器 BS PC0 缓冲串口控制扩展寄存 BS PCE0 器 缓冲串口数据接收寄存 BDRR0 器 缓冲串口数据发送寄存 BDXR0 器

第二章:TMS320C54x的硬件结构

ABU收发地址:

AXR0 ? 发送地址寄存器 ? BKX 0 ? 发送缓冲范围寄存器 ? ARR0 ? 接收地址寄存器 ? 接收缓冲范围寄存器 BKR0 ?
定时器 :

; ? 定时控制寄存器 TCR:对定时器控制和状态 ? :递减计数器(每接收 一个脉冲) ; ? 定时设定寄存器 T IM ? 定时周期寄存器 PRD:用于T IM 的数据重装; ?

第二章:TMS320C54x的硬件结构

其它 :

? 软件支持状态寄存器 SW W SR ? ? 多路开关控制寄存器 BSCR ? 时钟模式寄存器 CLKMD ?

第二章:TMS320C54x的硬件结构

小结 (CPU): ① DSP的内部控制逻辑完成各种具体流水线指令操

作,它对于使用者是保密的。
② 使用DSP实质上就是掌握上述特殊功能寄存器的

功能及用法。
③ 对SFR功能的了解程度,直接关系到所设计程序 的质量(运行速度、运算精度、代码效率、可靠性等) ④ 学习DSP硬件结构,很大程度上是掌握SFR的正 确使用。本章首先掌握ST0;ST1;PMST

第二章:TMS320C54x的硬件结构

2.4 存储器和I/O空间

? C54x的总存储空间为192K字
存储器的组成(分为3个可选择的存储空间):

ROM 64K 16位:存放程序(要执行 的指令) ?程序存储空间 ? ?单访问SARAM ? ? RAM 64K16位? 数 ?数据存储空间 ?保存执行指令所使用的 ?双访问DARAM ? ? ? I / O存储空间64K16位:提供与外部存储器 映射的接口 ?

第二章:TMS320C54x的硬件结构

? C54x 片内有随机存储器(RAM)和只读存储器(ROM)。

RAM 有 两 种 类 型 : 单 寻 址 RAM(SARAM) 和 双 寻 址
RAM(DARAM)。

? C54x 片内有26个映像到数据存储空间的CPU寄存器
和外围电路寄存器。

? C54结构上的并行性及在片RAM的双寻址能力,使
它能够在任何一个给定的机器周期内同时执行4次存储 器操作,即1次取指、读2个操作数和写1个操作数。

第二章:TMS320C54x的硬件结构

1. 存储空间的分配
在C54x中,片内存储器的形式有DARAM、SARAM和ROM

3种,取决于芯片的型号。RAM总是安排到数据存储空间,但
也可以构成程序存储空间,ROM一般构成程序存储空间,也可 以部分地安排到数据存储空间。 C54x通过PMST的3个状态位(MP/MC、OVLY、 DROM),可以很 方便地“使能”和“禁止”程序和数据空间中的片内存储器。

以C5402为例给出了数据和程序存储区图,并说明了与MP/、
OVLY及DROM 3个状态位的关系。

第二章:TMS320C54x的硬件结构

第二章:TMS320C54x的硬件结构

说明:
(1)DSP的工作方式控制寄存器中的OVLY(D5)位

控制0000~3FFFH存储空间的片内/片外分配;
(2)DSP的工作方式控制寄存器中的MP/MC(D6)

位控制4000~FFFFH存储空间的片内/片外分配;
(3)TMS320C5402的23条程序地址线可扩展外部程序

储存器到1M字。共16页,每页64k字。

第二章:TMS320C54x的硬件结构

2.程序存储器
多数C54x DSP的外部程序存储器可寻址64 K字的存储空间。
它们的片内ROM、双寻址DARAM以及单寻址SARAM,都可 以通过软件映像到程序空间。 当存储单元映像到程序空间时,处理器就能自动地对它们所 处的地址范围寻址。如果程序地址生成器(PAGEN)发出的地址

处在片内存储器地址范围以外,处理器就能自动地对外部寻址。

第二章:TMS320C54x的硬件结构

(1)程序存储器---片内程序存储器

☉片内存储器是否作为程序存储器,取决于软件对PMST的
状态位 MP/MC和OVLY的编程。表2-7。

☉TMS320C54X片内ROM容量范围2K~48K字;
☉ 为了增强处理器的性能,对片内ROM再细分为若干块,这 样就可以在片内ROM的一个块内取指的同时,又在别的块中读 取数据。图2.14。

第二章:TMS320C54x的硬件结构

☉片内高2 K字ROM中的内容是由TI公司定义的,这2K字程序

空间(F800h~FFFFh)中包含的内容。如图2.15。 自举加载程序。从串行口、外部存储器、I/O接口自举加载。 256字A律压扩表。 256字? 律压扩表。 256字正弦函数值查找表。 中断向量表。 自举加载程序,可以将用户代码调入到程序存储器的任何一
个位置。 ☉MP/MC硬件复位时=0,CPU从FF80H单元(通常存放转移

指令→自举加载程序)开始执行。

第二章:TMS320C54x的硬件结构

(2)程序存储器---片外程序存储器
最多可扩展到1M, 分为0~15页
ROM/RAM映射; ? 0页:可用于片内 ? R ? 专门的程序计数器扩展 - XP C; ? ? ? 1 — 15页: 专用指令6条; ? ?
23位地址线代替20位的地址线 (C5402为20位的地址总线, C5420为18位) ,扩展程序存储器的页号由XPC寄存器设定。为 了通过软件切换程序存储器的页面,有6条专用的影响XPC值的 指令。

第二章:TMS320C54x的硬件结构

3. 数据存储器
(1) 片内数据存储器 ☉C54X片内数据存储器容量范围10K~200K字 ☉组成:片上ROM、DARAM、SARAM(表2-8) ☉空间分配:

:存储器映射寄存器: 一、二类SFR; ? 0000H— 005FH ? ? 0060H — 007FH:暂存寄存器; ? 0080H — 0380H:每128个单元为一个数据块, 8块,以便于CPU并行操作 共 ?

☉为了提高处理器的性能,片内RAM也细分为若干块。 分块以后,用户可以在同一周期内从同一DARAM中取出两

个操作数,将数据写入另一块DARAM中。图2.18

第二章:TMS320C54x的硬件结构

(2)片外数据存储器 ☉TMS320C54X片外数据存储器容量范围最大为48K ☉根据CPU产生的地址自动寻址

第二章:TMS320C54x的硬件结构

4.I/O空间
C54X器件除了程序和数据存储空间外,还提供了64K字的
I/O空间,位于器件外部: ☉有两条指令用来访问此空间(输入指令PORTR和输出指令 PORTW)对I/O空间寻址; ☉访问I/O空间是对I/O映射的外部器件进行访问,而不是访

问存储器;
☉所有C54x DSP只有两个通用I/O,即 BIO 和XF。为了访 问更多的通用I/O,可以对主机通信并行接口和同步串行接口进 行配置,以用作通用I/O。

第二章:TMS320C54x的硬件结构

2.5 中 断 系 统
2.5.1 中断系统概述
中断:CPU终止正在执行的程序,转去执行一个请求中断的 内部或外部的中断服务程序,待处理完毕后,又返回到被终止的 源程序处继续执行。这一过程称为中断; 中断系统:为实现中断功能而设置的各种硬件和软件。

C54x DSP既支持软件中断,也支持硬件中断。当同时有多 个硬件中断出现时,C54x DSP按照中断优先级别的高低对它们 进行服务。

第二章:TMS320C54x的硬件结构

1. 中断分类 C54x DSP的中断可以分成两大类: (1) 第一类是可屏蔽中断。这些都是可以用软件来屏蔽或开放的 硬件和软件中断。C5402只使用14个可屏蔽中断。

① INT0 ~ ; INT3 ② RINT0、XINT0、RINT1和XINT2(串行口中断)。
③ TINT0、TINT1(定时器中断)。

④ HPINT(主机接口)DMAC0~DMAC5。
(2) 第二类是非屏蔽中断。这些中断是不能够屏蔽的,C54x对 这一类中断总是响应,并从主程序转移到中断服务程序。

C54x DSP的非屏蔽中断包括所有的软件中断,以及两个外
部硬件中断: (复位)和 NMI RS 。

第二章:TMS320C54x的硬件结构

? 非屏蔽中断:不能由用户用软件来屏蔽的中断。

特点:一旦有非屏蔽中断请求,CPU必须予以响应。
用途:用于某些十分重要的事件发生,如:掉电;

?可屏蔽中断:用户根据需要可用软件开放或禁止
CPU响应中断。 特点:软件指令控制,灵活方便。 用途:一般事件处理。

第二章:TMS320C54x的硬件结构

2. 中断处理一般过程:
? 中断源请求中断;中断标志寄存器(IFR)

? CPU响应中断;预定义条件的满足
? 保护现场;

? 转中断服务;
? 恢复现场;

? 中断返回;

第二章:TMS320C54x的硬件结构

2.5.2 中断标志寄存器(IFR)和中断屏蔽寄存器(IMR) 1.中断标志寄存器(IFR) 当一个中断出现的时候,IFR中相应的中断标志位置1,直到 中断得到处理为止。

(1) 共14个有效标志位(可屏蔽中断): 外部中断4个(INT0--INT3) 定时器中断2个(TINT0--TINT1) 串口定时器4个(两发/两收) DMA中断3个(DMAC0. 4. 5)

HPI中断1个 ;

第二章:TMS320C54x的硬件结构

(2) IFR的操作
? 置位:当硬件或软件中断发生时,相应位置“1”(挂起)。 ? 识别:CPU通过读IFR来识别挂起的中断。 ? 清除:

三种方法:

? 软、硬件复位 ? ? ?写“0 “到IFR的相应位 ? ? ? ?响应中断请求 ? ? ?

第二章:TMS320C54x的硬件结构

2.中断屏蔽寄存器(IMR) 是一个存储器映像的CPU寄存器,主要用来屏蔽外部和内部中断

说明(1) 共14个有效位(与IFR对应) (2) 当IMRi=0 屏蔽该中断; IMRi =1 不屏蔽该中断

第二章:TMS320C54x的硬件结构

(3) IMR的操作

?复位时,IMR均为0 ? 1 0 蔽” ?CPU通过写入“”或“ ”实现“解除”或“屏 ?CPU通过对IMR检查中断是否被屏蔽 ?

第二章:TMS320C54x的硬件结构

3.中断方式控制位(INTM)
说明:a) INTM是CPU状态寄存器ST1中的1位(第11位)
?'1' 关闭所有可屏蔽中断 b) 功能: ? ? ? 开放所有可屏蔽中断 ?‘0’
‘ ,将不影响其它中断 c) 操作: ?置位 ? 中断响应后,会自动置 1 ’ ? ? ? 软件置位:SSBX / INTM ? RETE指令执行后自动清 0 ’ ‘ ; ? 中断服务程序中的 ? ?清零 ? 软件清零:RSBX / INTM ; ? ? ?

d) 该控制位不影响不可屏蔽中断 RS , NMI。 e) 该控制位不能用存储操作命令设置。

第二章:TMS320C54x的硬件结构

2.5.3 接收、应答及处理中断

1. 接收中断请求
产生一个中断请求时,IFR中相应的中断标志位被置位。 不管中断是否被处理器应答,该标志位都会被置位。当相应 的中断响应后,该标志位自动被清除。一个中断由硬件器件 或软件指令请求。(中断源说明如表2-10所示。) (1) 硬件中断请求

硬件中断有外部和内部两种。

行口、DMA、HPI 等 ?片内外设:定时器、串 ? ?外部中断:INT 0 ? INT 3

第二章:TMS320C54x的硬件结构

(2) 软件中断请求

软件中断都是由程序中的指令INTR、TRAP和 RESET产生的。

a) INTR K; 注:? PC=中断向量地址指针+中断向量号 ? 是不可屏蔽中断

? 该指令不影响IFR标志位
? 不允许中断嵌套

第二章:TMS320C54x的硬件结构

b) TRAP K;除INTM不变外,其它同上。 注:? 可实现中断嵌套 ? 可用软件指令在TRAP中置位INTM c) RESET 注: ? 功能:使处理器返回一个预定状态; ? 复位指令:可在程序的任何时候产生; ?该指令影响ST0, ST1,不影响PMST < CPU方式控制R >

第二章:TMS320C54x的硬件结构

2. 应答中断

硬件或软件中断发送了一个中断请求后,CPU必须决定
是否应答中断请求。 ? 软件中断和非屏蔽硬件中断会立刻被应答; ? 屏蔽中断仅仅在如下条件被满足后才被应答。 (1) 优先级别最高(当同时出现一个以上中断时)。

(2) 状态寄存器 ST1中的INTM位为0。
(3) 中断屏蔽寄存器IMR中的相应位为1。 CPU响应中断时,让PC转到适当的地址取出中断向量,并发 出中断响应信号,清除相应的中断标志位。

第二章:TMS320C54x的硬件结构

3. 执行中断服务程序(ISR)
(1) 将PC值(返回地址)存到数据存储器堆栈的栈顶; (2) 将中断向量的地址加载到PC; (3) 在中断向量地址上取指; (4) 执行分支转移指令,转至中断服务程序(如果延迟分支转移,

则在转移前先执行附加的指令);
(5) 执行中断服务程序; (6) 中断返回,从堆栈弹出返回地址加到PC中; (7) 继续执行被中断了的程序。

RS NMI

第二章:TMS320C54x的硬件结构

(2.5.4) 中 断 操 作 流 程

RS NMI

第二章:TMS320C54x的硬件结构

2.5.4 中断向量(地址) ① 组成:IPTR + 中断向量序号 <<2 (9位) (5位)→(7位) 注:? 中断向量地址指针IPTR位于PMST (CPU方式控制R) 的高 9位(D15~D7),可用程序设置; ? 中断向量序号由相应的中断源(硬件或软件)提供

② 向量中断实现过程举例:

RS NMI

第二章:TMS320C54x的硬件结构

[例1]:软硬件复位

分析:① 复位时:IPTR全为“1”,指向程序存储器最后
一页(第511页)

② 软硬件复位中断向量序号为00000B
解:中断向量=1111,1111,1000,0000B=FF80H

中断服务程序:从FF80H单元开始存放(通常放一条
转移指令,转到应用程序的入口处)


相关文章:
DSP复习
领域 ③TMS320C6000 系列:应用于图像处理 第二章 TMS320C54x 的硬件结构 1....(3)片内外设与专用硬件电路 CPU 部分 ①先进的多总线结构(1 条程序总线、3 ...
DSP复习资料
第一章 1、DSP,DSP 的两层含义 : DSP(Digital Signal Processing)---数 字...MP/MC、OVLY 位,DROM 位的作用第二章:TMS320C54x的硬件结构 (1)状态...
DSP应用技术教程 部分习题答案
访问,可对程序和数据进行独立传输,这就是哈佛结构。...第3章 TMS320C54x 的硬件结构 2.TMS320C54x ...软件复位是通过执行 指令实现处理器的复位;硬件复位...
DSP自我笔记
(7) 集成方便 第二章 TMS320C54X 的硬件结构 2.1、’C54x 的基本结构‘...弗结构; ⒉具有高度并行性和专用硬件逻辑的 CPU 设计, 提高了芯片的性能; ⒊...
武汉大学2016DSP复习资料
第二章 TMS320C54x 的硬件结构 1、DSP 硬件结构特点? c54x 的内部结构? TMS320C54x DSP 采用先进的修正哈佛结构和 8 总线结构 P19 2、c54xCPU 部分的结构...
DSP笔记
(t) 第二章 TMS320C54x 的硬件结构 1、TMS320C54x 的结构是以 8 组 ...4、对于硬件可屏蔽中断,只有满足以下三个条件 CPU 才能响应中断: 1)当前中断...
2013秋DSP原理与应用复习提纲
(哈弗结构 2. ○ 2、3 2 和冯诺依曼结构) ;○哈弗结构的改进 页 3 —3...第二章 TMS320C54x 硬件结构及 原理 2.1 芯片内 部结构及 特点 2.2 ...
第1、2章作业
哈佛结构和冯.诺依曼结构都是一种存储器结构。哈佛结构是将指令存储器和数据存储...第二章 TMS320C54x 的硬件结构及原理 1.填写下列括号 (1)片内 32 位长...
TMS320C54x系列DSP概述
TMS320C54x 系列 DSP 的内部硬件结构 1.3 总线结构 1.4 CPU 状态和控制...第三章 寻址方式和程序控制 3.1 立即寻址 3.2 绝对寻址 3.2.1 数据存储器...
dsp复习要点
(1)存储器采用哈佛或者改进的哈佛结构;(2)内部采用了多级流水; (3)具有硬件...(5) A Motorola B ADI C Zilog D TI 第二章 TMS320C54x 的硬件结构 10...
更多相关标签:
tms320c55x的硬件结构 | tms320c54x | tms320c54 | tms320c54x中文资料 | tms320c54x内部结构 | tms320c54x中文手册 | tms320c54x寄存器规则 | 基于tms320c54x |