当前位置:首页 >> 信息与通信 >>

基于DSP的多通道高速数据采集系统


数据采集

信息技术与信息化

基于 DSP 的多通道高速数据采集系统
Multi2Channel High2Speed Data Collection System Based on DSP
朱  3     伟 陈 曙 ZHU Wei  CHEN Shu 图1

摘  要

 

本文以 TI 公司的 TMS320LF2407 为核心处理器 ,CPLD 为系统控制译码芯片提出了一种多通道高速 A/ D 数据采集系统 ,并介绍了基于本系统的对数据处理的一些软件和硬件的设计 。   TMS320LF2407   CPLD   多通道

关键词

TMS320LF2407 and CPLD. It also introduces the software and hardware design of the system for data processing. Keywords   DSP   CPLD   multi2channel

引言

在工业控制及各种信号处理系统中需要对数据进行采

集处理 , 如故障检测系统 、 信息采集系统等等 。而一些应用

如电力系统的微机检测或其它数据巡检系统或一些低分辨 公司的 TMS320LF2407 处理器设计了一种 48 路的高速数据采

率的识别系统等需要多通道的数据采集处理 。本文基于 TI 集系统 。之所以应用 LF2407 是因为 TMS320LF2407 芯片是为

了满足控制应用而设计的 。通过把一个高性能的 DSP 内核

和微处理器的片内外设集成到一个芯片的方案 ,LF240x DSP 成为传统的微控制单元 (MCU) 和昂贵的多片设计的一种廉 价的替代产品 。每秒 3000 万条指令 (30MIPS) 的处理速度 ,使
LF240x DSP 控制器可以提供远远超过传统的 16 位微控制器

和微处理器的功能 。正因为如此 ,LF240x 获得了广泛的应

用 。由于 LF2407 的超强控制能力以及数据处理能力 , 而控 制与数据采集通常是一个数据采集系统所必需的 ,所以本系 统采用 TMS320LF2407 。

1  TMS320LF2407 的特点

a. 采用高性能静态 CMOS 技术 , 使得供电电压降为 3. 3V ,减小了功耗 。

b. 片 内 高 达 32 K 字 ×16 位 的 FLSAH , 544 字 双 端 口 RAM (DARAM) , 2 K 字的单口 RAM ( SRAM) 。 c. 两个事件管理模块 EVA 和 EVB 。

d. 可扩展外部存储器 , 总共有 192 K 字 × 位的空间 , 16

分别为 64 K 字程序存储器空间 、 K 字的数据存储空间和 64
64 K 字的 I/ O 空间 。 e. 看门狗 ( WD) 定时器模块 。 f. 串行通信接口 ( SCI) 模块 。 2  系统介绍

系统提供了 48 路的模拟输入通道 , 模拟量通过低通滤 3 山东大学信息科学与工程学院   250100

104 2006 年第 1 期  

? 1994-2007 China Academic Journal Electronic Publishing House. All rights reserved.

  Abstract  This article designs a multi2channel high2speed data collection system which is based on the chip 就产生一次中断 。系统的工作原理框图如图 1 。

波之后进入开关选择器 ,然后进入 A/ D 转换芯片 。对选择器 的开关选择 、 D 转换器的控制读取 、 A/ 数据的存储由 DSP 来 控制 。采集完数据后会产生一个中断给 DSP ,由 DSP 来进行 数据的处理 。至于采集多少数据产生一次中断由具体的应 用来决定 ,本系统为了对数据及时处理 ,每采集完 48 路数据

如框图所示 , 系统中有六个八选一的选择器来控制 48

路的模拟通道输入 。CPLD 控制选择器的选择开关 。选择器 的输出结果进入 A/ D 转换芯片 。A/ D 转换芯片为 8 位输出 , 其输出结果存储在 SRAM 存储器上 。选择器的开关选择 、 A/ 因为 DSP 是 16 位的数据输出 , 我们对 DSP 进行了外部存储 器扩展 ,用两片 IS61C1024 组成 128 K16 位的存储空间 。因为 位相连 ,即只与一个 IS61C1024 的数据输出总线相连 。

D 转换的读取存储由 CPLD 来进行控制 ,不需要 DSP 的干预 。

A/ D 转换芯片是 8 位的输出 ,其输出与外部数据总线的低 8

3  系统硬件设计

3. 1   系统所用器件

a. CD4051 是 8 通道模拟多路选择器 。有三个输入引脚

A 、 、 ,通过 A 、 、 的值来确定哪一路为输出 。其 8 路输入 B C B C 522 + 15V 。

的输入电压范围为 0V22VDD 。VDD 为工作电源电压 ,范围为 + http://www.cnki.net

b. T LC5510A 为 CMOS , 8 位 , 20MSPS 的 模 数 转 换 器 。

信息技术与信息化
T LC5510A 为单电源 5V 供电 ,典型功耗为 130mW 。里面有一

数据采集

   CPLD 。采用 ALTRA 公司的 MAX7000 系列 。 d.
3. 2   硬件电路设计描述 CPLD 与 SRAM 的部分电路连接原理图如图 4 所示 。系

个采样保持电路 ,具有内部参考电阻 。两个参考电压输入引 脚 REFB ,REFT。REFB 为参考电压低端输入 ,REFT 为参考电 压高端输入 。其推荐工作环境为 : 工作电压 VDDA , VDDA 为 4.
75V25. 25V 。模拟输入电压范围为 : V REFB22V REFT 。以 4V 范围

统共有 6 个 CD4051 通道选择器 ,6 个 T LC5510A 模数转换芯 片 ,两片 IS61C1024 。
CD4051 的通道选择开关 A 、 、 与 CPLD 相连 , 由 CPLD B C

的模拟输入为例 ,其外部接线如图 2 所示 :

控制输入 。每一个 CD4051 的输出与一个 T LC5510A 的模拟 输入相连 。T LC5510A 的输出为 8 位数据 ,其数据输出与 DSP 数据总线的低八位 D0 2D7 相连 。同时也与 CPLD 的 8 位 I/ O 相连 。
CPLD 要产生对外部数据存储器的地址信号 , 产生对外

部数据存储器的写操作时序 。两片 IS61C1024 共同组成 128 K × 16bit 的 DSP 外扩存储空间 。由于 TMS320LF2407 对外只能 寻址 32 K 的空间 , 所以我们要想充分利用这 128 K 的空间就 的高位地址引脚与 CPLD 的两个 I/ O 口 34 、 引脚相连 。通 33 过对 34 、 引脚的 4 种编码输出 , 可以将外部存储空间分为 33

必须通过外部电路进行分页存储管理 。其中两片 IS61C1024

4 个 32 K 的存储空间 。U1 单元的 CE2 引脚由 CPLD 的 35 引

图2 其工作时序图如图 3 所示 :

脚 ( RAMCS) 来控制 ,因为 U1 单元的数据输出与 DSP 数据总

线的低 8 位相连 , 会有总线竞争 。U2 单元的 CE2 直接连接

由时序图可见其有效数据的输出时刻比采样点时刻延
c. IS61C1024 。IS61C1024 是 128 K × 8bit 高速 CMOS 静态

在 DSP 芯片的 A15 地址线上 ,只要 A15 出现高电平即说明 DSP 要外部寻址 ,而 DSP 的高 8 位数据线只与 U2 相连 ,不存在总 线竞争 。由于本系统 6 个模数转换器的 8 位输出也都连在 结果时要注意总线的控制 ,当读取其中一个 A/ D 转换器的结 果时 ,其余五个 A/ D 转换器的引脚要为低电平 , 使其输出为 高阻状态 。
DSP 的低八位数据总线上 , 因此在 CPLD 读取模数转换输出

时 2. 5 个时钟周期 。

RAM 。它的存取周期为 12ns ,15ns ,20ns ,25ns。一般工作功耗

为 500mW 。完全静态操作 ,没有时钟或刷新要求 。TT 电平 L 输入与输出 。

图3

3. 3   CPLD 的地址译码输出设计

  : IN std - logic ; clk

对 CPLD 的设计使用 VHDL 语言在 MAXPLUXII 环境下编

  reset : IN std - logic ;

写仿真 。系统每采集一次 48 路数据就向 DSP 发送中断 , 然 后进行数据的处理 。所以我们使用 256 个字节的地址空间

  addbus : buffer std - logic - vector (14 DOWN TO 0)

);

0x80ff 。 0x810020xffff 的地址空间用来当作一般的存储空间 。

作为 CPLD 采 集 数 据 的 存 放 空 间 , 其 地 址 空 间 为 : 0x80002 如下 :
PORT ( CPLD 对 SRAM 存储只控制 A02A14 地址线 , 其地址译码代码 ENTITY coding IS

END coding ;

ARCHITECTURE behavior OF coding IS BEGIN

  PROCESS( clk ,reset)    BEGIN

   IF ( reset = ’’ THEN 0 )   ELSE

     addbus < = 00000000000000” “

  : IN std - logic ; ci

  2006 年第 1 期 105

? 1994-2007 China Academic Journal Electronic Publishing House. All rights reserved.

http://www.cnki.net

数据采集

信息技术与信息化
    END IF ;     END IF ;    END IF ;   END IF  END PROCESS ;
END behavior ;

   IF ( rising- edge ( clk) ) THEN
)     IF ( ci =‘1’ THEN )     IF ( addbus =“00000011111111” THEN

      addbus < = 00000000000000” “ ;     ELSE       addbus < = addbus + 1 ;

图4
3. 4   CPLD 数据采集流程 PAGE 0 :

在 CPLD 控制数据采集的时候 ,DSP 不能对外部进行数 据的读取 ,此时 DSP 的程序运行只能对 DSP 的内部 SRAM 寻 址 ,这点在软件设计时要注意 。CPLD 内部要建立一个 8 位 寄存器 ,DSP 通过对这个 8 位寄存器的不同的写操作来触发
DSP 执行不同的操作 。DSP 对 CPLD 的寻址也是通过对外部

  VEC : origin = 0x0 , length = 0x40  EX - PM : origin = 0x1000 , length = 0x7000
PAGE 1 : REG: origin = 0x0 , length = 0x60 DARAM - B2 :origin = 0x0060 , length = 0x20 DARAM - B0 :origin = 0x0200 , length = 0x100 DARAM - B1 :origin = 0x0300 , length = 0x100 SARAM : origin = 0x0800 , length = 0x800 CPLD : origin = 0x8000 , length = 0x100 EX - DM : origin = 0x8101 , length = 0x7eff } SECTIONS { vectors : { } > VEC PAGE 0 . text : { } > EX- PM PAGE 0 . bss : { } > EX-DM PAGE 1 . cinit : { } > EX- PM PAGE 0 . switch : { } > EX- PM PAGE 0

存储器寻址来实现的 。本系统中命名 CPLD 的内部命令接受 寄存器为 CPLDREG,其地址设定为 0x8100 。因此 DSP 可通过 对外部地址 0x8100 的写操作来触发 CPLD 执行命令 。我们 规定向 0x8100 地 址 写 入 0x00aa 为 开 始 数 据 采 集 命 令 , 其
CPLD 工作流程如图 5 。

4  系统软件设计
DSP 上层软件的设计首先要注意的是对存储空间的分

MEMORY {

106 2006 年第 1 期  

配 。TMS320LF2407 对外部寻址空间为 0x800020xffff 共 32 K 的 空间 ,内部有 2 K 的 SRAM 空间 。在本系统中 0x800020x80ff 空 间为 CPLD 存储数据所用 ,0x8100 地址为 CPLD 寄存器地址所 用 。所以上层软件的存储空间分配文件可参考如下 :

? 1994-2007 China Academic Journal Electronic Publishing House. All rights reserved.

http://www.cnki.net

信息技术与信息化
   }
}

数据采集

. const : { } > EX-DM PAGE 1 . stack : { } > EX-DM PAGE 1 . sysmen : { } > EX-DM PAGE 1 }

总结 :
本系统可扩展性强 , 通道数量可根据实际情况来决定 , 而且系统具备外部存储扩展功能可适合大容量数据的采集 , 在现实应用中具有很好的参考使用价值 。

参考文献 :
[1 ]   TMS320LF/ LC240xA DSP Controllers Reference Guide. [2 ]   江思敏等 . TMS320LF240x DSP 硬件开发教程 . 机械工

业出版社
[3 ]   宋万杰 ,罗丰 ,吴顺军 . CPLD 技术及其应用 . 西安电子

科技大学出版社   [ 作者简介 ]   陈曙 ,山东大学信息科学与工程学院副教 授 。朱伟 , 山东大学信息科学与工程学院研究生 。
( 收稿日期 :2005207228)

( 上接第 103 页)

d. 断电保护 。堆垛机必须实时对货单的执行情况进行

图5 空间 0x800020x8100 不要分配给其他任何段 。对 0x80002

记录 ,在断电恢复后能将已执行的货单和未执行货单在触摸 屏上显示 ,并传送给监控机 。 e. 货箱保护 。安装货物探测器 ,货位点有货箱不能再重 复送货箱 。

4  结论

0x8100 段内的数据可利用指针来获取 。CPLD 采集完数据后

对 DSP 的 XINT1 引脚产生一个有效的脉冲 , 令 DSP 触发中 断 。其中断向量表代码如下 :
. sect“. vectors” reset : b c - int0 int2 : b nothing int3 : b nothing int4 : b nothing int5 : b nothing int6 : b nothing -

xint1 : b dataprocess -

根据本文思路设计的堆垛机控制系统在某自动化立体 仓库中得到了成功的应用 , 整个系统操作简单 , 能有效减少 操作员的误操作 ,堆垛机运行平稳 ,作业效率高 。 随着科技的不断发展 ,各种新的通信技术和检测技术都 可应用于堆垛机控制系统 。此外 ,开发适合工程实际应用的 作业路径优化算法封装程序和控制系统组态软件还有待于 进一步发展 。

参考文献 :

[1 ]   王勇军 ,周奇才 . 自动化仓库堆垛机高速运行控制技术 [2 ]   田国会 ,张攀等 . 基于混合遗传算法的固定货架拣选优 化问题研究 [J ] . 机械工程学报 . 2004 ,40 (2) :1412144. [3 ]   刘长有 , 薛原 , 石青辉 . 固定货架中大规模拣选任务的 路径优化算法 . 控制与决策 . 2002 ,17 (12S) :1282132. [J ] . 起重运输机械 . 2003 ,1 :27229.

在程序中要定义一个指向 0x8000 地址的指针 : 中断服务程序可参考如下 :
{ unsigned int 3 ptr = ( unsigned int 3 ) 0x8000 ;

void dataprocess ( unsigned int 3 ptr)

  i =0; int    {

  (i = 0 ;i < 48 ;i + + ) for

  . . . . . . / 3 对 3 ptr 进行处理 3 /    ++ ; ptr

? 1994-2007 China Academic Journal Electronic Publishing House. All rights reserved.

  [ 作者简介 ]  冯占营 ( 1978 ~ ) , 男 , 助教 , 山东滨州人 , 研究方向为现代物流管理 。 ( 收稿日期 :2005212201) http://www.cnki.net

  2006 年第 1 期 107


相关文章:
高速多通道数据采集系统的设计与实现
高速多通道数据采集系统的设计与实现本文介绍了一种基于 FPGA+DSP 的多路数据采集系统的设计方案,描述了系统的硬件设 计方案和硬件电路, 阐述了信息采集过程以及外围...
基于AD6655的多通道高速数据采集系统设计
基于AD6655的多通道高速数据采集系统设计_计算机硬件及网络_IT/计算机_专业资料。...存储器中, 通过 LVDS 输出接口将采集数据送给后端的数字信号处理器(DSP)进行...
多通道数据采集系统
流行的虚拟仪器系统,但是,由于基于 PCI 总线的虚拟...可以使用应用软件或特殊的 DSP 硬件来 迅速而有效地...一种多通道高速数据采集... 4页 免费 高速多通道...
基于DSP的双路高速数据采集系统的设计
基于DSP的双路高速数据采集系统的设计 [摘要]: 文章提出了一种基于 DSP 高速...最小系统为中心,将外界模拟信号通过数据输入通道送到高 速 A/D 转换器件进行...
基于DSP的多通道数据采集电路
基于DSP 的多通道数据采集电路摘要:提出了一种基于DSP的多通道数据采集电路的设计方案。 该方案 采用硬件高速锁相环电路控制多通道A /D转换器,使1个周期的采样 ...
单片机多通道数据采集系统
23 2 单片机系统综合训练 设计报告 1.功能描述利用单片机控制 A/D 转换器实现多通道数据采集系统。具有如下功能: 1.基本功能 (1)采集的数据为 0-5V 电压信号...
多通道数据采集和分析系统研究文献综述
常用的多通道数据采集系统有 运用单片机、DSP、CPLD、FPGA 以及基于 LabVIEW 平台...3、基于 CPLD 和 USB 的高速数据采集系统的设计 本虚拟仪器数据采集系统可以...
多通道数据采集系统分析建模
本文正是基于此来对这种高性能多通道数据采集 系统进行分析与建模。在这个过程中...为满足工业 多数据采集点、实时性要求,数据采集技术朝着高速多通道方向发展。...
多通道数据采集的研究与设计
基于单片机的多通道数据采集系统是将来自传感器的信号通过放大、输入 A/D 转换器...目前已有各种各样高速、高精度、多通道的数据采集卡及新兴的片上数据采集 系统...
更多相关标签:
多通道数据采集系统 | 迅雷高速通道采集中 | 迅雷9高速通道采集中 | 高速数据采集系统 | 高速图像采集系统 | 高速相机采集系统 | dsp图像采集电源电路 | dsp数据采集 |