当前位置:首页 >> 电力/水利 >>

全加器设计


学院:计算机学院 专业:信息与计算科学 姓名:方荣华 学号:0908060223 班级:0902 全加器

一位全加器

全加器是能够计算低位进位的二进制加法电路 一位全加器(FA)的逻辑表达式为: S=A⊕B⊕Cin Co=AB+BCin+ACin

其中 A,B 为要相加的数,Cin 为进位输入;S 为和,Co 是进

位输出; 如果要实现多位加法可以进行级联,就是串起来使用;比如 32 位+32 位,就需要 32 个全加器;这种 级联就是串行结构速度慢,如果要并行快速相加可以用超前进位加法, 超前进位加法前查阅相关资料; 如果将全加器的输入置换成 A 和 B 的组合函数 Xi 和 Y(S0…S3 控制),然后再将 X,Y 和进位数通过 全加器进行全加,就是 ALU 的逻辑结构结构。 即 X=f(A,B) Y=f(A,B) 不同的控制参数可以得到不同的组合函数,因而能够实现多种算术运算和逻辑运算。 半加器、全加器、数据选择器及数据分配器 1.验证半加器、全加器、数据选择器、数据分配器的逻辑功能。 2.学习半加器、全加器、数据选择器的使用。 3.用与非门、非门设计半加器、全加器。

4.掌握数据选择器、数据分配器扩展方法。 1.半加器和全加器 根据组合电路设计方法,列出半加器的真值表,见表 7。逻辑表达式为: S =AB + AB= A⊕B C = AB 半加器的逻辑电路图如图 17 所示。 用两个半加器可组成全加器,原理图如图 18 所示。 在实验过程中,我们可以选异或门 74LS86 及与门 74LS08 来实现半加器的逻辑功能;也可用全与非门如 74 LS00、反相器 74LS04 组成半加器。这里全加器不用门电路构成,而选用集成的双全加器 74LS183。其管脚 排列和逻辑功能表分别见图 19 和表 4.9 所示

(a)用异或门组成的半加器(b)用与非门组成的半加器 图 17 半加器逻辑电路图

图 18 由二个半加器组成的全加器

图 19 74LS183 双全加器管脚排列图 2.数据选择器和数据分配器 数据选择器又叫多路开关,其基本功能相当于单刀多位开关,其集成电路有“四选一”、“八选一”、“十六选一” 等多种类型。这里我们以“八选一”数据选择器 74LS151 为例进行实验论证。 数据分配器,实际上其逻辑功能与数据选择器相反。它的功能是使数据由 1 个输入端向多个输出端中的某个 进行传送,它的电路结构类似于译码器。所不同的是多了一个输入端。若选择器输入端恒为 1,它就成了上一 实验的译码器。实际上,我们可以用译码器集成产品充当数据分配器。例如,用 2-4 线译码器充当四路数据分 配器,3–8 线译码器充当八路数据分配器。就是将译码器的译码输出充当数据分配器输出,而将译码器的使能 输入充当数据分配器的数据输入。 1.半加器、全加器 (1)根据组合电路设计方法,列出半加器的逻辑功能表,见表 7。由异或门 74LS86 和与门 74LS08 组成半加 器,半加器的实验电路图如图 20 所示。74LS86 的管脚排列图见图 21 所示(74LS08 管脚排列图见门电路实 验的图 2)。 将 74LS86、74LS08 集成片插入 IC 空插座中,按实验电路图 20 接线,进行半加器逻辑功能验证。 实验时输入端 A、B 接输入信号,输出端 S、C 接发光二极管 LED,观察和数与进位数,并记录。

(2)全加器逻辑功能验证:本实验中全加器不用门电路构成,而选用集成的双全加器 74LS183。将 74LS18 3 集成片插入 IC 空插座中验证其逻辑功能与表 8 中结果进行比较。

图 20 用异或门组成的半加器实验电路图

图 21 74LS86 管脚排列图 表 7 半加器逻辑功能表

输 入 A B 0 0 0 1 1 0 1 1

和 S 0 1 1 0

进 位 C 0 0 0 1

表 8 全加器逻辑功能表

输 入 Ci-1 B A

输 出 S i Ci

0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1

将全加器 74LS183 集成片插入 IC 空插座,输入端 A、B、Ci-1 分别接逻辑开关 K1、K2、K3,输出 Si 和 Ci 接发 光二极管 LED。按全加器逻辑功能表输入逻辑电平信号,观察输出 Si 及进位 Ci 并记录下来。 2.数据选择器和数据分配器 (1)数据选择器 将 74LS151“八选一”数据选择器插入 IC 空插座中(管脚排列图如图 22 所示),按图 23 接线。其中 C、B、 A 为三位地址码,S 为低电平选通输入端,D0~D7 为数据输入端,输出 Y 为原码输出端,W 为反码输出端。置选 通端 S 为 0 电平(即低电平),数据选择器被选中,拨动逻辑开关 K3~K1 分别为 000,001,…111(置数据输入 端 D0~D7 分别为 10101010 或 11110000),观察输出端 Y 和 W 输出结果,并记录。

图 22 74LS151 管脚排列图

图 23 八选一数据选择器实验接线图 (2)数据分配器,其逻辑功能与数据选择器相反,常常用译码器集成片充当数据分配器。在多路分配器中 用 3 线-8 线 74LS138 译码器接成数据分配器形式,从而完成多路信号的传输。具体实验接线见图 24。

多路信号传输实验接线图(多路分配器) 图 24 多路信号传输实验接线图(多路分配器) 将 74LS138 集成片插入 IC 空插座中(管脚排列图见“编码器”图 4.27),按图 4.46 接线。D0~D7 分别接数据 开关或逻辑开关,D'0~D'7 接 8 个发光二极管 LED 显示输出,数据选择器和数据分配器的地址码一一对应相连, 并接三位逻辑电平开关(也可用 8421 码拨码开关的 4、2、1 三位或三位二进制计数器的输出端 QC、QB、 QA)。把数据选择器 74LS151 原码输出端 Y 与 74LS138 的 G2A 和 G2B 输入端相连,二个集成片的通选分别 接规定的电平。这样即完成了多路分配器的功能验证。 置 D0~D7 为 11110000 和 10101010 两种状态,再分别两次置地址码 A3~A0 为 0~7,观察输出发光二极管 LED 的状态,并记录。 。


相关文章:
EDA课程设计 一位全加器的设计
语言使用文本输入,新建工程,通过 设计输入、编译、仿真完成各种模块设计,然后生成元器件,再根据 元件例化完成各部分的整合,从而形成一个完整的全加器,功能上很 好...
4位二进制全加器的设计
下面是 74LS283 四位二进制全加器的逻辑电路图: 4 5 二、软件程序的设计设计采用 Verilog HDL 语言进行仿真,下面是具体的 Verilog HDL 程序: 1 位全加...
8位全加器的设计
8位全加器设计_计算机软件及应用_IT/计算机_专业资料。课程设计报告 课程名称 课题 数字逻辑课程设计 8 位全加器设计 专班学姓 业级号名 计算机科学与技术...
四位全加器设计
; 2.3 用原理图合成四位全加器 图 3 四位全加器设计 图 4 四位全加器仿真波形 原理图的主要步骤: (1)为一项工程 设计一个文件夹; (2)输入设 计项目...
8位全加器
原理图输入完成一个四位全加器设计 2.层次化设计,建立顶层文件,由 2 个 4 位全加器串联构成 8 位全加器 3.每一层次均需进行编译、综合、适配及仿真 ...
全加器设计
实验1 全加器设计 友情提示: 实验做完后请保存到您的 U 盘中,以便后续实验要用。另外,请保存实验报告 中要用到的屏幕截图。 1.1 实验目的 熟悉使用 Quartus...
一位全加器原理图输入设计
一位全加器原理图输入设计_信息与通信_工程科技_专业资料。一位全加器原理图输入设计第8 章 EDA 实验 8.1 关于 EDA 实验开发系统 EDA 实验开发系统不是我们学...
4位全加器设计
本次设计是用 VHDL 语言设计四位全加器,并用 Quartus II 仿真。 关键词:VHDL 四位全加器 Quartus II 1 武汉理工大学《能力拓展训练》课程设计任务说明书 四...
4位全加器设计
计算机组成原理 课程设计报告 题目 4 位全加器设计 院系 专业 班级 教师 学生 学号 信息科学技术学院 计算机科学与技术 2班 林松 邢王秀 200924101215 内容提要...
8位全加器 课程设计_图文
硬件技术课程设计 课题名称 组组班专名员级业 8 位全加器设计与实现 1201 计算机科学与技术 指导教师 计算机学院 2014 年 12 月 课题四、8 位全加器的...
更多相关标签:
全加器 | 一位全加器设计 | 全加器设计代码 | 一位全加器逻辑电路图 | 用74ls151设计全加器 | 一位全加器的设计 | 4位全加器的设计 | 用74151设计全加器 |