当前位置:首页 >> 其它课程 >>

数字电路期末考试试卷及答案


2010-2011 学年度第一学期 09 级电子技术基础(数字部分)期末考试试卷
一、填空题(本大题共 15 小题,每空 1 分,总计 30 分) 1、 (127)10= ( 2、5 个变量可构成 3、基本逻辑运算有 、 )2= ( 、 3 种。 。 。 ) 8421BCD。 个最小项,全体最小项之和为 。

3、构成 4 位寄存器应选用 A、2 B、4 C、6 D、8

个触发器。

4、对于由 3 个 D 触发器组成的单向移位寄存器,3 位串行输入数码全部输入寄存器并全部串行输出, 则所需要的移位脉冲的数量为 A、12 B、6 C、3 D、2 。 。 C、JK 触发器 C、JK 触发器 C、Q=1, Q =0 D、8 。 D、F 。 D、编码器 C、全加器 D、同步 RS 触发器 D、同步 RS 触发器 。 D、 Q =1,Q=0 个触发器。 。

5、具有“置 0” 、 “置 1” 、 “保持原状” 、 “状态翻新” ,被称为全功能的触发器的是 A、D 触发器 A、D 触发器 A、Q= Q =0 A、2 A、2 A、译码器 B、4 B、3 B、T 触发器 B、T 触发器 B、Q= Q =1 C、6 C、E B、运算放大器


6、在触发脉冲作用下,每来一个触发脉冲,触发器的状态就翻转一次的触发器是: 7、对于基本 RS 触发器,若 S = R =0,则 8、存储 8 位二进制信息要

4、描述逻辑函数各个变量取值组合和函数值对应关系的表格叫 5、3 线—8 线译码器 74LS138 处于译码状态时,当输入 A2A1A0=011 时,输出= 6、对于 T 触发器,当 T= 时,触发器处于保持状态。 进制计数器。 7、某计数器的输出波形如图 1 所示,该计数器是
CP

Q0
Q1 Q2

9、 对于一个共阳极型数码管, 若译码器输出送数码管驱动的 abcdefg=0000110, 则显示的字符为 10、在下列逻辑电路中,不是组合逻辑电路的是:

(图 1) 8、触发器有 个稳定状态,用来寄存 和 。 功 的 。这种无外加触发信号时 。 能维持原态不变的功能称 10、 所谓计数器, 是指能 能来实现的。 11、 对于 JK 触发器, J=K, 若 则可完成 逻辑功能。 12、加法器是用来完成二进制数的加法运算的,它分为 13 、 用 为 ,它是编码的逆过程。 个 JK 触发器组成。 ; 位二进制计数器累计脉冲个数为 4 。


三、问答及作图题(本大题共 4 小题,每小题 8 分,共 32 分) 1、触发器的描述方法有哪些?请列举其中四种。 2、异步计数器在结构上有何特点?同步计数器在结构上有何特点? 3、两个 D 触发器构成的电路如图二所示,设初态 Q0=Q1=1,试画出在 5 个脉冲作用下 Q0、 Q 0 、Q1 、 Q 1 端的输出波形。
Q1 Q2 D


功能。在外加触发信号作用下,触发器状态 和 输入脉冲个数的逻辑部件, 它是利用触发器的 触发器的逻辑功能; K= J , 若 则可完成触发器 和 。

9、要完成二进制代码转换为十进制数,应选择的电路是:

CP D

C<



C<○

Q0
Q0

表示某些特定含义的代码就称为编码;而把

的过程称
· CP

Q1
Q1

14、一个十进制加法计数器需要由 15、 位二进制计数器累计脉冲个数为 3 1、要将方波脉冲的周期扩展 16 倍,可采用: A、16 进制计数器 A、编码器 B、十位二进制计数器 C、移位寄存器 2、能实现串行数据变换成并行数据的是: B、译码器

(图二) 。

二、单项选择题(本大题共 10 小题,每小题 2 分,总计 20 分)

D、二进制计数器

4、电路如图三所示,设初态为 Q3Q2Q1Q0=1010,请画出 10 个 CP 脉冲作用后各输出端的波形。 Q0 Q1 Q2 Q3 “1”
J C<○ K R○ J C<○ K R○ J C<○ K R○ J C<○ K R○

CP 计数脉动冲

CP

清零

1
CP

2

3

4

5

6

7

8

9

10

Q0 Q1 Q2 Q3

四、设计题(共 18 分) 1、约翰和简妮夫妇有两个孩子乔和苏,全家外出吃饭一般要么去汉堡店,要么去炸鸡店。每次出 去吃饭前,全家要表决以决定去哪家餐厅。表决的规则是如果约翰和简妮都同意,或多数同意吃炸 鸡,则他们去炸鸡店,否则就去汉堡店。试设计一组合逻辑电路实现上述表决电路。

2010-2011 学年度第一学期

09 级电子技术基础(数字部分)期末考试答案卡
班级: 姓名: 座号: 分数:

4 解:
四、设计题: (共 18 分)

一、填空题: (每空 1 分,共 30 分) 1、 2、 3、 4、 5、 6、 7、 8、 9、 10、 11、 12、 13、 14、 、 、 、 、 。 。 。 。 、 。 、 、 、 。 、 。 、 。 Q3 。 、 、 、 。 Q1 Q2
CP

Q0

。 。 。 、 。
解: 、设: (1)

Q1
Q1

Q1

(2) 、真值表:

Q0

15、 、 。 二、选择题: (每空 2 分,共 20 分) 1 2 3 4 5 6 7 8 9 10
(3)逻辑表达式(化简) : (4) 、逻辑电路图:

三、问答及作图题: (每小题 8 分,共 32 分) 1 答:

CP

2 答:

3 解:

2010-2011 学年度第一学期
Q0

09 级电子技术基础(数字部分)期末考试答案
一、填空题: (每空 1 分,共 30 分) 1、 1111111 2、 3、 4、 5、 6、 7、 8、 9、 10、 11、 12、 13、 14、 15、 、 、 、 、 。 。 。 。 、 。 、 、 、 。 、 。 、 。 、 。 。 、 、 、 。 100100111 。 。 、 。 。

4 解: Q0
Q0

Q1
Q1

Q1

CP

Q0 Q1 Q2 Q3
四、设计题: (共 18 分) 解: 、设: (1) (2) 、真值表:

二、选择题: (每空 2 分,共 20 分) 1 A 2 C 3 B 4 B 5 C 6 B 7 B 8 D 9 B 10 B

三、问答及作图题: (每小题 8 分,共 32 分) 1 答: 触发器功能的描述方法有:逻辑真值表、特征方程、驱动表、状态图和时序图等。
(3)逻辑表达式(化简) : (4) 、逻辑电路图:

2 答: 异步加法计数器的低位触发器的状态输出作为高位触发器的下降沿触发脉冲 (进位) 而异步减法 , 计数器的低位触发器的状态输出则作为高位触发器的上升沿触发脉冲(借位) 。 3 解:


相关文章:
数字电路期末考试卷及答案解析 (2)
数字电路期末考试卷及答案解析 (2) 隐藏>> 《数字电子技术》试卷 数字电子技术》 姓名:__ ___ 班级:___ 考号:___ 成绩:___ 本试卷共 6 页,满分 100...
《数字电路》期末试卷一答案
数字电路期末试卷答案_电子/电路_工程科技_专业资料。试卷答案一、填空...(6 分) 解:RD、SD 分别为直接置 0 和直接置 1 端, 当 RD=0 SD=1 ...
数字电子技术基础期末考试试卷及答案
数字电子技术基础期末考试试卷及答案_工学_高等教育_教育专区。数字电子技术基础...2.下列几种 TTL 电路中,输出端可实现线与功能的电路是( D)。 A、或非门 ...
杭州电子科技大学数字电路期末考试试卷及答案
杭州电子科技大学数字电路期末考试试卷及答案_工学_高等教育_教育专区。8. 如图所示电路,若输入 CP 脉冲的频率为 100KHZ,则输出 Q 的频率为 ___D___。 A....
数电期末试卷及答案(共4套)
数电期末试卷及答案(共4套)_电子/电路_工程科技_专业资料。数字电子技术是信息工程专业学生必须掌握的技术之一,本人呕心沥血吸取各大学理念考试试卷 真题,给予大家参...
数字电子技术基础期末试题及答案
数字电子技术基础期末试题及答案_理学_高等教育_教育专区。数字电路期末试题和答案 一、填空题: (每空 1 分,共 16 分) 1.逻辑函数有四种表示方法,它们分别是(...
数字逻辑电路期末考试试卷及答案
数字逻辑电路期末考试试卷及答案_理学_高等教育_教育专区。数字逻辑电路期末考试试卷及答案XXXX 大学 2007-2008 学年第一学期 期末考试试题(答案)毛一、选择题(每小...
数字逻辑电路期末考试试卷及答案
XXXX 大学 2007-2008 学年第一学期 期末考试试题(答案)装 考试科目:数字逻辑电路 XXXX 学院 姓名 试卷类别:3 卷级 考试时间:110 分钟 班毛 ___系 学号 二...
数字电路试题及答案
数字电路试题及答案_工学_高等教育_教育专区。数字电路试题及答案 ——2012 学年度第 一 学期 枣庄学院 2011 ——《数字电路考试试卷(B 卷) (考试时间:150 ...
北京邮电大学数字电路2016期末试卷答案
北京邮电大学数字电路2016期末试卷答案_工学_高等教育_教育专区。---装---...数字电路与逻辑 设计 一 30 二 8 三 10 四 10 考试时间 五 10 六 6 七 6 ...
更多相关标签: