当前位置:首页 >> 信息与通信 >>

数字集成电路设计之版图设计技术


第 七 章

版图设计技术

版图设计技术
7.1 引言 7.2 版图设计过程 7.3 版图设计规则 设计规则的内容与作用;设计规则的描述; CMOS的 N阱工艺设计规则;设计规则的基础;版图设计例子 7.4 版图描述语言 7.5 版图电学参数计算 电阻的估算;电容的估算

第 七 章

>§7.1 引言

§ 7.1 引言

一、什么是版图?

多晶硅 金属1 扩散区 在扩散区上的金属

§ 7.1 引言

二、版图设计方法 集成电路的设计内容:系统设计、逻辑设计、电路设计 和 版图设计 1、按版图设计自动化程度分: 人工版图设计方法(手工设计)、计算机辅助设计CAD 方法(半自动设计)和全自动设计 2、按版图结构及制造方法分 半定制(semi-custom)和全定制(full-custom )

§ 7.1 引言

版图设计方法示意图
数字集成电路 全定制 基于单元 标准单元 可编辑单元 半定制 基于阵列 Pre-diffused
(门阵列)

宏单元

(FPGA's)

Pre-wired

§ 7.1 引言

① 全定制方法

Intel 4004

§ 7.1 引言

半定制设计流程
设计说明 设计 Iteration
HDL语言 HDL语言 版图前仿真 版图前仿真

行为级 结构级

逻辑综合 逻辑综合

Floorplanning Floorplanning 版图后仿真 版图后仿真 布局 布局 布线 布线 制版数据

物理级

电路提取 电路提取

§ 7.1 引言

过渡到自动和规则结构

Intel 4004 (‘71)

Intel 8080

Intel 8085

Intel 8286

Intel 8486

第 七 章

§7.2 版图设计过程

§ 7.2 版图设计技术

版图设计过程 1)版图设计输入:电路 所含的元件说明和网表 2)版图设计输出:芯片 制作所需的版图数据

电路描述 划 分

布图规划 布 局

总体布线

详细布线

版图数据

第 七 章

§7.3 版图设计规则

§ 7.3 版图设计规则

§7.3.1 设计规则的内容与作用
一、版图设计规则(design rule) 1、内容 几何设计规则:规定了掩膜版各层几何图形的宽度、间 隔、重叠和两个独立的层间距离等的最小允许值(微米设 计规则和λ设计规则)。 电学设计规则:每一层(扩散层、介质层、多晶硅层、 金属层)的寄生电阻、层与层之间的电容等电学参数的 影响和限制

§ 7.3 版图设计规则

2、作用: 电路设计、版图设计一方和芯片生产制造一方可以实行 专业分工,设计规则规定了生产中可以接受的几何尺寸要 求和可以达到的电学性能。 IC工程师和工艺工程师之间相互制约的规定,两者沟通的 桥梁。通过设计规则,电路工程师不必了解工艺细节就可 以成功的设计出电路;而工艺工程师也不需要了解电路内 容就可以成功的制造出电路。 电路性能和成品率之间的折中。设计规则保守则成品率高, 但电路面积大、性能差一些;设计规则激进,则电路性能好、 面积小,但成品率低。

§ 7.3 版图设计规则

Relation of F&F(无生产线与代工的关系)
无生产线

Design kits

工艺

Fabless

Foundry

Internet 版图 Layout

设计单位
芯片

代工单位

§ 7.3 版图设计规则

§7.3.2 设计规则的描述
一、版图设计规则(design rule)描述 以λ为单位:把大多数尺寸约定为λ的倍数 λ是工艺中能实现的最小尺寸,一般是用套刻间距 作为λ值,或者取栅长的一半 优点:版图设计独立于工艺和实际尺寸 通用性强,适合CMOS按比例缩小的发展规律 以微米为单位:以微米为单位给出各种图形尺寸的要求 优点:灵活性大,能针对实际工艺水平;缺点:通用性差

§ 7.3 版图设计规则

设计规则-CMOS版图层表示
Layer Well (p,n) Active Area (n+,p+) Select (p+,n+) Polysilicon Metal1 Metal2 Contact To Poly Contact To Diffusion Via Color Yellow Green Green Red Blue Magenta Black Black Black Representation

§ 7.3 版图设计规则

§7.3.3 CMOS的N阱工艺设计规则
TSMC的0.35μmCMOS工艺MOSIS定义的全部工艺层
层名 Contact N_well Active P_plus_select N_plus_select Poly Electrode Metal1 Via Metal2 Via2 Metal3 Glass 层号 (GDSII) 25 42 43 44 45 46 56 49 50 51 61 62 52 对应的CIF 名称 CCC CWN CAA CSP CSN CPG CEL CMF CVA CMS CVS CMT COG 说明 接触孔 N阱 有源层 P 型扩散 N 型扩散 多晶硅 第二层多晶硅 第一层金属 连接第一与第二层金属的接触孔 第二层金属 连接第二与第三层金属的接触孔 第三层金属 钝化玻璃

§ 7.3 版图设计规则

TSMC_0.35μm CMOS工艺中各版图层的线条最小宽度
层 (layer) N 阱(N_well) 扩散层 (P_plus_select/N_plus_select) 多晶硅(Poly) 有源层(Active) 接触孔(Contact) 第一层金属(Metal1) 接触孔(Via1) 第二层金属(Metal2)
第二层多晶硅 (Electrode) 接触孔 (Via2) 第三层金属 (Metal3)

最小宽度(minWidth) 单位: lambda=0.2μm 12 2 2 3 2*2( 固定尺寸) 3 2*2( 固定尺寸) 3
3 2*2( 固定尺寸) 5

§ 7.3 版图设计规则

§7.3.4 设计规则的基础
1、宽度和间距 最小间距: 各几何图形外边界之间的距离 最小宽度: 封闭几何图形的内边之间的距离

§ 7.3 版图设计规则

最小交迭: 1)一几何图形内边界到另一图形的内边界长度(overlap) 2)一几何图形外边界到另一图形的内边界长度(extension)
Y

X

(a)

(b)

§ 7.3 版图设计规则

2、接触孔 大小:2λ × 2λ 孔间距: λ 1
扩散区 多晶硅 接触孔

1 扩散区和多晶硅对孔的覆盖: λ

§ 7.3 版图设计规则

3、晶体管规则

λ
多晶硅

λ
扩散区


1)多晶硅与扩散区最小间距:λ

接触孔

2)扩散区出头:2λ,以保证S或D有一定的面积 3)栅出头:2λ,否则会出现S、D短路的现象

§ 7.3 版图设计规则

3、 P阱规则
4λ 2λ/6λ P阱 3λ 薄氧区 5λ 8λ

1) P阱最小宽度:A1=4λ 2)P阱间距: 两P阱同电位时2λ ,两P阱异电位6λ 3)P阱边沿与内部薄氧化区(有源区)的间距3λ 4)P阱边沿与外部薄氧化区(有源区)的间距5λ 5)P管薄氧化区与N管薄氧化区的间距8λ

§ 7.3 版图设计规则

§7.3.5 版图设计例子
1、CMOS反相器
VDD

Vin

Vout

反相器电路图

什么是版图?
一些位于不同图层上的几何图形 (通常是矩形或多边形)的集合

版图初识
硅表面:有源区(Active)+ FOX(场氧区) FOX场氧区:用于相邻FET绝缘 有源区:除FOX外的区域

N阱工艺中的MOSFET各层

有源区 器件建立在有源区上,除去FOX(场氧,用于器 件电隔离)的区域是有源区。 阱 在n阱中制造pFET 用于制造pFET的n阱接VDD(不低于S端电位即可)

FET图形俯视图

N+

N+

W

P+

P+

N阱

L

NFET

PFET

MOSFET
MOSFET:多晶POLY跨越n+或p+时 ? POLY在离子注入前淀积,阻止掺杂剂离子注入到硅 中,有自对准作用。 ? 电路提取: nFET={nSelect} ∩{Active} ∩{Poly} pFET={pSelect} ∩{Active} ∩{Poly} ∩{nWell}

硅栅CMOS工艺版图与工艺的关系
一、阱:做N阱封闭图形处,形成P晶体管的衬底 二、有源区:做晶体管的区域(GDSB区),封闭图形 处是氮化硅掩蔽层,该处不会长场氧化层 三、多晶硅:做硅栅和多晶硅连线。封闭图形处,保 留多晶硅

四、有源区注入区:ndiff和pdiff:即n+和p+。过去 工艺采用扩散技术,存在垂直边缘扩散问题,现代技 术是离子注入。 n+={nselect掩模}∩(active掩模) ∩{Not(Poly)}

P+= {nWell} ∩ { pSelect} ∩{Active} ∩ {Not(Poly)}

五、接触孔:金属1和多晶硅、扩散区接触端子 1、Metal1与多晶体接触 2、 Metal1与扩散区接触 3、 Metal1与POLY接触 4、 Metal1与METAL2 接触(通孔via)

金属互连层 金属层之间以及金属层与晶体管之间用绝缘层实现电绝缘 相邻导电层之间的电接触:在隔离氧化层上形成接触孔和通孔

1、多晶体接触与Metal1的连接

2、Metal1与有源区接触contact
只有Metal1能够连接n+和p+。 contact尺寸固定,由工艺决定。

有源区接触形成

FET漏和源端与Metal1的连接

3、金属层1与POLY
Metal1用于连接衬底、阱、n+、p+、POLY、Metal2

金属线与有源区接触

4、通孔via和多层金属
金属之间连接孔称为via 金属同其它物质连接称为contact

用通孔实现Metal1与Metal2之间的连接

防止闩锁措施:
(1)放置pFET的n阱与VDD良好接触,nFET附近的衬底与地良 好接触,使体电阻减小。 (2)采用不直接在衬底上制造管子的非体硅CMOS 工艺,如SOI不形成pnpn,双阱工艺能大大降低闩锁可能性 。

物理设计的目标之一:面积和性能的折中 1.所有管子都取为允许的最小尺寸 2. 使NMOS管和PMOS管有相同的导电因子 Wp=2WN
3. 速度不退化:取串联管子增大n倍的设计 输入或非门 n 输入与非门WN=nWP n 输入或非门Wp=nWN 输入与非门

4.最佳性能:全对称设计 KNeff=KPeff 4.
μ ?W ? = n ? ? ? L ? Peff μ p
?W ? .? ? ? L ? Neff

物理设计的目标之一:面积和性能的折中

串联FET版图设计

器件可以共用图形面积,以节省版图面积或降低复杂性

并联FET版图1

统一的版图可以使硅表面上有较高的集成度

并联FET版图2

互相分开的晶体管通常比共享源/漏区的晶体管占用更多的面积

NAND2和NOR2

二输入与非门的电路图

二输入与非门的版图

NAND2和NOR2

二输入或非门的电路图

二输入或非门的版图

复合门的设计 f = a + b.c

电路图

版图

版图“铺瓦”技巧:交替倒置逻辑单元

“铺瓦”技巧:交替倒置逻辑单元

FET的布置

FET的尺寸确定:
例设计反相器,使pFET 和nFET具有相同的导通 电阻,则
μn ? W ? ?W ? .? ? ? ? = ? L ? P μ p ? L ?n
大宽长比管子的版图画法: 采用平行连接FET,m W/L

反相器的另外一种表示方法:垂直布置

FET水平布置

优点:宽度容易调整

反相器版图
VDD VDD VSS

IN

VDD OUT IN OUT IN OUT

VSS VSS

(a)

(b)

(c)

大尺寸反相器

与非门版图布局
VDD VDD

OU T OUT A B VSS (a)

A B

OUT

VSS

(b)

或非门版图布局

传输门版图布局

MUX版图布局
C

A C B OUT

A

OUT

B

C (a) (b)

C

第 七 章

§7.4 版图描述语言CIF

§ 7.4 版图描述语言CIF

一、CIF概念 CIF是美国加州理工学院中介形式的英文缩写 (Caltech-Intermediate Form): 几何描述语言 CIF文件由一组CIF命令组成 每条命令由分号隔开 每个文件的最后由结束命令结尾 CIF解释程序:在各种图形设备(绘图机、彩显)上输出 版图,或生成制版数据PG带去制版

图案发生器方法 (PG: Pattern Generator)
在PG法中, 规定layout的基本 图形为矩形. 任何版图都将分 解成一系列各种大小、不同 位置和方向的矩形条的组合. 每个矩形条用5个参数进行描 述: (X, Y, A, W, H)
y

W

A

H

X

Y

x

§ 7.4 版图描述语言CIF

命令 矩形 多边形 圆形 连线 掩膜层说明 结束命令 注释命令 图形符删除
图形符定义开始

格式 B P R x y x y x y x y ; (坐 标 ) x y… … ; ( 坐 标 ) r ; 圆心) 半径) ( (

W 线 宽 x y x y; (整数) 坐标) ( L 层名; 整数) ( E (注释文件) ; DD 图 形 编 号 ; 整 数 ) ( DS 图 形 编 号 a b; ( 整 数 ) 比 例 a /b ) ( DF; C 图形编号 变换符; 整数) ( 94 文 字 ;

图形符定义结束 图形符调用 用户自扩展命令

§ 7.4 版图描述语言CIF

1.掩膜层说明命令 L L L L L L L L CD; CMOS扩散层/薄氧层 CP; CMOS多晶硅层 CC; CMOS接触孔层 CM; CMOS第一层金属 CN; CMOS第二层金属 CS/CPP; CMOS P﹢掩膜 CW/CPW; CMOS P阱 CG; CMOS覆盖玻璃孔

§ 7.4 版图描述语言CIF

2.矩形命令 B B B 长度 25 25 宽度 60 60 80 80 中心坐标 40 -20 方向; 20;(图b) 40;(图a)

25 40 20 80 图a -20 图b 80

25

40

60

60

§ 7.4 版图描述语言CIF

3.多边形 P x1 y1 x2 y2 x3 y3 ……; 坐标按左手域排列,如下左图。对于中孔图形如下右图。
4 5 6 3 9 10 8 7 12 11 4 1 2 3

5

6 1

2

§ 7.4 版图描述语言CIF

4.圆形 5. 连线

R 直径 圆心坐标; W 线宽 x1 y1 x2 y2 x3 y3……;

线宽相等,拐点坐标,线段两端点圆弧中心点坐标。

2

1

4 3

§ 7.4 版图描述语言CIF

6.结束命令 7. 注释命令

E (……)

8. 图形符定义开始命令 DS 编号 a b ; 图形放/缩比例:a/b倍。 9.图形符定义结束命令 DF 10. 图形符调用命令 先定义,后调用,可以嵌套。n为图形编号,在DS中定义 C n T x y; 图形符从原点平移至x,y C n T Mx; x方向镜象变换 x,y表示方向坐标:(0,1) (1,0)(-1,0)(0,-1) C n T My; y方向镜象变换 C n R x y; 图形沿x轴旋转到指定方向

第 七 章

§7.5 版图电学参数计算

§ 7.5 版图电学参数计算

§7.5.1 电阻的估算
1、长方形电阻的估算方法
RS :薄层电阻,方块电阻(W/□)

ρ L L L L = = RS R=ρ =ρ S tW t W W
L t 导体的几何图形
W

R1

= =

R2

§ 7.5 版图电学参数计算

L
W

方块数 n=L/W
a)视图

Rline = RS ×n

每个方块电阻值均为RS
b)方块电阻组成线条电阻

§ 7.5 版图电学参数计算

各种材料的方块电阻(W/□)
材料 Silver (Ag) Copper (Cu) Gold (Au) Aluminum (Al) Tungsten (W) ρ(Ω-m) 1.6 x 10-8 1.7 x 10-8 2.2 x 10-8 2.7 x 10-8 5.5 x 10-8 材料 n, p well 扩散层 n+, p+ diffusion n+, p+ diffusion with silicide 多晶硅层 polysilicon with silicide Aluminum 方块电阻值 (Ω/ ) 1000 to 1500 50 to 150 3 to 5 150 to 200 4 to 5 0.05 to 0.1

实现小电阻:n+或p+扩散电阻 实现较小电阻或高阻电阻:多晶硅电阻 实现较大电阻:N阱电阻

§ 7.4 版图描述语言CIF

注意: 1)方块电阻阻值的大小与方块的大小无关。 2)方块电阻相同的同种材料的电阻值仅仅与其长/宽比有关 3)引入方块电阻后,(2)这一点很重要,它将工艺条件 紧密相关的纵向尺寸放在方块电阻内,方块阻值一般由 工艺线上根据实验结果给出。 因此: 在版图设计时,导电材料的电阻可以由面积大小进行估算

集成电阻
与MOS工艺兼容的3种电阻结构 1) 实现小电阻:n+或p+扩散电阻 2) 实现较小电阻或高阻电阻:多晶硅电阻 3) 实现较大电阻:N阱电阻

电阻的几种形式(版图)
胖形电阻 瘦形电阻

折叠电阻

n+或p+扩散电阻

多晶硅电阻

N阱电阻

电阻器版图尺寸的确定
●电阻图形宽度的选择: 1)版图设计规则的最小宽度 2)功耗限制的最小宽度

? Pmax ? Imax ? = ? ? R□ ? W ? ?

Pmax

?W ? ≤ 5 * 10 ? 2? ? μm ?
?6

电阻器版图尺寸的确定
(1) 扩散电阻的电流容量:
I max = 6 × 105 A cm 2 = 6 mA μm

(

)

ΔW ΔR ≤ W R

(2) 多晶硅电阻的电流容量大

I max = 6 × 10 A cm = 6 mA μm
5 2

(

)

ΔW ΔR 电阻允许误差的限制: W ≤ R

ΔW W≥ ΔR R

互连线电阻计算

1、当L?W时,可以近似为L≈L1 总电阻:R=Rs(L/W)+2Rcon Rcon:接触孔电阻。

互连线电阻计算

2、非矩形导体: (1)两边等宽的直角形: R=R1+Rconer+R2 =Rs(L1/W+0.625Rs+L2/W) 拐角的电阻=0.625Rs

§ 7.5 版图电学参数计算

(2)非矩形形状导体的电阻

将不规则形状分割成许多简单的形状,在利用这些简单形状 的已知电阻值去计算不规则形状的电阻值

§ 7.5 版图电学参数计算

比值=L/W A

比值=W1/W2 B

比值=W1/W2 C

比值=W2/W1 D

比值=W2/W1 E

电阻端头和拐角的修正

提高电阻的比值精度

用标准电阻组合实现不同阻值

用标准电阻组合实现不同阻值

典型的电阻

有效的电阻类型

平衡交错电阻

§ 7.5 版图电学参数计算

3、接触孔与通孔电阻
接触孔电阻: 接触孔电阻和接触面积大小而定 降低层与层连接的电阻:采用多重接触孔以并联 方式降低电阻

思考:多重接触孔在版图上如何表示?

§ 7.5 版图电学参数计算

4、如何减少连线电阻? 采用有选择性的工艺尺寸缩小 采用优质互连线材料 —如:铜、硅化物 采用更多互连线 —减少平均导线长度
硅化物栅(Polycide) MOSFET

硅化物(silicides:WSi2,TiSi2,PtSi2) 的导电率为多晶的8-10倍

§ 7.5 版图电学参数计算

§7.5.2 电容的估算
一、MOS电容特性 栅电容:CGS、CGD 、COX、 CDEP 扩散电容:CCB、C6

CGS
n+

COX CDEP

CGD
+ n+ n

p_sub

CSB

CDB

§ 7.5 版图电学参数计算

① COX 和 CSi Cox: 以SiO2为介质的电容 栅- SiO2-硅衬底
C OX ? ε SiO 2 ε 0 = C1 = ? ? t ? OX ? ?WL ? ?

Cox
n+ n+ n
+

Cdep

Cdep(CSi):以耗尽层为介质的电容 反型层-耗尽层-硅衬底
ε qN 1 ?1 dQ C Si = = WL 2ε Si qN A ? ? 2 = WL Si A 2 2? dv

W

L

§ 7.5 版图电学参数计算

1)聚集状态 VGS<0
C GD = C OX ? ε SiO 2 ε 0 =? ? t ? OX ? ?WL ? ?
?1

2)耗尽状态VT >VGS>0
C GD ? 1 1 ? =? + ? C OX C Si ? ? ? ? = C OX C dep C OX + C dep
? ε SiO 2 ε 0 =? ? t ? OX C OX C dep ? ?WL ? ?

3)反型状态 VGS> VT 低频(<100Hz) C GD = C OX 高频
C GD = C OX + C dep =

C OX + C dep

§ 7.5 版图电学参数计算

MOS电容—测量
若测量电容的方法是逐点测量法—一种慢进程,那么 将测量到这种凹谷曲线。
Cox Cox

低频

C Si ? C ox C Si + C ox

高频

0

VT

Vgs

§ 7.5 版图电学参数计算

二、MOS器件电容 1) 栅电容:栅极到衬底电容,栅极到通道电容
CGD n+ p_sub n+ W CGS

截止区: CGD=CGS=COXWL, CGB=C1//C2

L

非饱和区: CGD=CGS=COX/2, CGB=0, C2被沟道屏蔽
Cov:每单位宽度的交叠电容

饱和区: CGS= 2C1/3 , CGD=CovW, CGB=0, C2被沟道屏蔽

§ 7.5 版图电学参数计算

栅源和栅漏电容随VGS的变化曲线

§ 7.5 版图电学参数计算

2)源、漏区的pn结电容(扩散电容) MOS管源、漏区和衬底形成的电容

n+

n

+ n+

W CDB

CSB p_sub
面积

L
随着工艺的进步,周边 电容变得相对重要。

周长

CDB=CSB = WLCj + 2(W+L)Cjsw = Cj L W + Cjsw (2LS + W) Cj:扩散底面结电容 Cjsw:周边电容

§ 7.5 版图电学参数计算

三、连线电容
1)单导线电容

场效应对电容的影响

单导线引起的电容

0.25 0.5 ?w w? t? ? 单位长度电容的经验公式: = ε ? + 0.77 + 1.06? ? + 1.06? ? ? C ? ? ? h? ? h? ? ?h ? ?

§ 7.5 版图电学参数计算

2)多层导线电容

多层电容模型

三层金属布线的电容

电容C2: 中间层(层2)至接地电容 电容C23:中间层至第三层电容 电容C21:中间层至第一层电容 电容C22: 第二层显见电容

§ 7.5 版图电学参数计算

电容公式如下: ① 导线至接地电容
0.023 1.16 ?w ? T ? ? S ? ? ? ? ? ? 单一接地面:C = ε ? + 3.28? h T + 2H ? ? S + 2H ? ? ? ? ? ?

双接地面:
?T ?S ? C ?w = ? + 1.086? 1 + 0.685e 1.343 S ? 0.9964e 1.421 H ? ε ?h ? ?

? ? S ? 0.0476 ? T ? 0.337 ? ?×? ×? ? ? ? ? S + 2H ? H? ? ? ? ? ?

§ 7.5 版图电学参数计算

② 导线至导线电容 单一接地面:
C T + 2H ? ?T ? ? = 1.064? ? × ? ? ε ? S ? ? T + 2 H + 0 .5 S ? W ? ? + 0.831? ? ? W + 0 .8 S ?
0.055 0.695

W ? ? +? ? ? W + 0 .8 S ?
3.542

1.4148

T + 2H ? ? ×? ? ? T + 2 H + 0 .5 S ?

0.804

2H ? ? ×? ? ? 2 H + 0 .5 S ?

双接地面:

C

?H ?T ?H ?T ? ? T? 0.31 S 2.474 S 0.082 S 1.326 S ? = ? 1 ? 1.897e + 1.302e ? 0.1292e ? ? ε S? ? 0.0476 ?W ?S ? ? 0.3477 H ? e 0.651 H + 1.722? 1 ? 0.6548e ? ? ? ?

§ 7.5 版图电学参数计算

③ 交叉电容
? S1 C W1W2 + 0.9413FC (T ,T )2W ? ? ? = 1 1 2? S1 + 0.01 H ? ε H ? ? + 0.9413FC (T2 ,T2 )2W1 ? ? ?
0.2

? S2 ? ? ? S1 + 0.01 H ?

0.2

0.5 ? W 2 ? + 1.14FC (T1 ,T1 )( S 2 , S1 ) ? ? ? H ?

0.182

其中:

0.5 ? W1 ? + 1.14FC (T2 ,T2 )( S 2 , S1 ) ? ? ?H?

0.182

?T ?S ? ? 0.133 S 1.966 HG ? FC (T , S ) = ? 1 ? 0.32e ? 0.959e ? ? ? ?

集成电容
三种电容结构

MOS电容

集成电容
三种电容结构

双层多晶硅(金属) 叠置电容

集成电容
三种电容结构

阱区MOS电容

电容器的版图设计

剖面图

版图

电容器的版图设计

剖面图

版图


相关文章:
集成电路版图设计方法及发展趋势
最后我们将回顾一下集成电路的发展历程及趋势,有针对性地 设想一下版图设计技术...根据集成电路的功能 可以将其划分为数字集成电路、 模拟集成电路和数模混合集成...
数字集成电路设计
数字集成电路设计_电子/电路_工程科技_专业资料。大连理工大学 集成电路课程设计 ...版图设计 (1) 本次设计中用到的图层说明见表 2.6。基于 IC station 软件...
数字集成电路中CMOS反相器的版图设计分析与实现--开题报告
上海城市管理职业技术学院毕业论文写作开题报告表课题名称 系部名称 学生姓名 联系电话 数字集成电路中 CMOS 反相器的版图设计分析与实现 信息技术系 专业名称 学号 ...
数字集成电路课程设计74hc138
使学生在熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计基 础上,训练...和掌握集成电 路芯片系统设计→电路设计及模拟→版图设计→版图验证等正向设计...
数字集成电路设计
数字集成电路设计_电子/电路_工程科技_专业资料。1)量产 IC 最小尺寸。答:目前...半导体材料是半导体工业的基础,它的发展对半导体技术的发展有极大的影响。 半导体...
数字集成电路设计与分析
数字集成电路设计与分析_电子/电路_工程科技_专业资料。问答: Point out design...数字集成电路设计 65页 免费 数字集成电路设计之版图... 107页 免费 ©...
数字集成电路设计_笔记归纳
数字集成电路设计_笔记归纳_工学_高等教育_教育专区。数字集成电路:电路、系统与...⑵传输门优点:无阈值损失,导通电阻不变 缺点:必须提供正反信号,版图设计复杂度...
集成电路工艺与版图技术设计作业
集成电路工艺与版图技术设计作业 隐藏>> 《集成电路工艺与版图技术》课程作业 2012...可自己选择一个模拟或数字电路单元进行版图设计,如异或门、同或门、全加器、四...
数字集成电路报告
数字集成电路报告 ---超深亚微米工艺时代集成电路设计领域所面临的技术挑战 姓名...另外要考虑掩模版的检查和修改,在版图设计中要采用可制造性驱动的版 图设计方式...
《数字集成电路设计》实验二报告
数字集成电路设计》实验二报告_电子/电路_工程科技_专业资料。《数字集成电路...软件进行相应的电路原理图的设计并进行仿真 4、利用 Cadence 绘制版图并进行 DRC...
更多相关标签:
集成电路版图设计 | 集成电路版图设计教程 | 集成电路版图设计论文 | 集成电路版图设计 pdf | 集成电路版图设计规则 | 集成电路版图设计软件 | 集成电路版图设计报告 | 集成电路版图设计师 |